반도체
07-15[silicon]배열과 타이밍, 데이터 구조를 함께 설계한 2026년 회로17m06-27[silicon]서버가 이미 가진 보호 비트에 메모리 태그를 넣은 AmpereOne17m06-27[silicon]GPU식 캐시 대신 컴파일러로 데이터를 움직이는 자동차 AI 칩16m06-27[silicon]CXL은 왜 느린가: PCIe에서 물려받은 실리콘을 4nm로 다시 설계하다25m06-27[silicon]PHY를 없애는 가장 확실한 방법: DRAM 위에 연산 다이를 붙인 d-Matrix Raptor18m06-27[silicon]평상시에는 접근 횟수를 세고, 위험한 메모리 구역만 샘플링하는 Rowhammer 방어16m06-16[silicon]42 nm에서 위로 쌓은 로직, 삼성의 3단 나노시트 적층 FET14m02-17[silicon]상용 AI EDA가 실제 테이프아웃한 범위27m02-10[silicon]새 설계에도 적용되는 EDA 레시피 학습16m01-21[silicon]배치배선 자동화의 핵심, 여러 목표의 동시 조정14m
# 2025
12-08[silicon]48 nm 아래에서 회로가 된 CFET, TSMC의 링 오실레이터와 SRAM14m11-19[silicon]막 응력으로 패키징 웨이퍼를 펴는 Evatec의 접근16m09-10[silicon]100GHz 이후 RF 회로가 되는 레이저 패키지15m09-08[silicon]정밀도를 구조 안으로 옮긴 2025년 산업계 회로16m08-27[silicon]첨단 패키지의 형상을 결정하는 연성 재료17m06-22[silicon]AI 칩 설계가 물리 설계에서 먼저 성과를 낸 이유16m06-21[silicon]Meta MTIA 2i: HBM 없이 총소유비용 44% 절감18m05-27[silicon]유기 기판 안으로 방열판을 옮긴 IBM의 패키징 실험16m02-17[silicon]600 mm² 메인프레임 칩 안에 시스템을 넣은 IBM Telum II16m# 2024
12-11[silicon]AI 배치 기술이 실제 실리콘에 들어가기까지25m09-09[silicon]2024년 산업계 회로 논문이 실리콘으로 증명한 것15m06-29[silicon]가속기 패키지를 하나의 컴퓨팅 노드로 만든 MI300A16m06-29[silicon]고정 행렬을 버리고 텐서 모양에 맞춰 나뉘는 가속기16m