가속기 패키지는 전체 냉각 용량이 충분해도 1 mm² 안팎의 발열점 때문에 성능이 제한될 수 있습니다. 작은 활성 다이 위에 다른 다이를 쌓으면 열이 범프, 언더필, 유기 절연층, 구리 배선을 통과한 뒤에야 넓은 패키지 면적으로 퍼집니다. IBM이 ECTC 2025에서 제시한 질문은 분명합니다. 전기적 단락을 만들지 않으면서 기판 자체를 수평 방열판으로 쓸 수 있습니까?[1]
IBM은 유기 기판 표면 가까이에 그래파이트 시트를 넣었습니다. 그래파이트는 면 방향으로 열을 잘 전달하지만 두께 방향 열전도율은 낮습니다. 작은 발열점의 열을 옆으로 먼저 펼쳐야 할 때 이 이방성이 유리합니다. 그러나 그래파이트는 전기도 통하므로 절연 구조가 빠지면 전원·신호 배선을 단락시킵니다. 따라서 이 논문의 핵심은 소재 수치만이 아니라 절연 구멍과 배선 배치를 하나의 구조로 만든 데 있습니다.
다이 아래에서 시작되는 열 병목
일반적인 패키지 방열 논의는 다이 위의 열계면재(TIM), 히트 스프레더, 콜드 플레이트에서 시작합니다. 적층 다이에서는 발열 부품이 다른 다이 아래에 있거나 수직 경로가 좁을 수 있습니다. 이때 최고 온도는 전체 냉각기 용량보다 작은 면적에서 열을 얼마나 빨리 꺼내는지에 따라 결정됩니다.
유기 기판에도 구리 평면과 비아가 있지만 이 구조는 전원과 신호 전달이 우선입니다. 열전도용 구리를 늘리면 배선 면적을 빼앗고 응력을 키울 수 있으며, 점으로 배치한 비아만으로는 넓은 수평 경로를 만들기 어렵습니다. IBM은 연속된 시트로 열을 먼저 옆으로 모았습니다. 그래파이트가 콜드 플레이트를 대체하는 것이 아니라, 남은 방열 경로가 더 넓은 면적을 보도록 만드는 중간 계층입니다.
논문이 제시한 그래파이트의 면 방향 열전도율은 1,500~1,700 W/m·K이고 두께 방향은 5~7 W/m·K입니다. 두 값의 큰 차이가 작동 원리입니다. 열원 가까이에 둔 시트는 열을 옆으로 빠르게 펼치지만 두께 방향으로는 구리판처럼 열을 빼지 못합니다. 따라서 그래파이트를 넣었다는 사실보다 어느 계면에 얼마나 가깝게 두었는지가 중요합니다.
제조 가능한 토폴로지를 정하는 전기적 절연
그래파이트 층은 비활성 절연막처럼 전원·신호 비아와 겹칠 수 없습니다. 노출된 접점 하나가 의도하지 않은 전도 경로를 만들 수 있습니다. IBM 구조는 시트에 구멍을 내고 안쪽 벽을 절연한 다음 수직 구리 배선을 통과시킵니다. 수평 열전도 경로를 이어 두면서 전기적 접촉을 막는 방식입니다.
이 요구 조건 때문에 열 설계와 배선 설계를 따로 최적화할 수 없습니다. 그래파이트 면적이 넓을수록 열은 잘 퍼지지만, 비아 구멍이 늘면 유효 면적이 줄고 각 구멍에 공정 계면이 생깁니다. 전원 전달망과 고속 신호 이스케이프 배선이 조밀하면 방열용 시트가 잘게 끊길 수 있습니다. 반대로 그래파이트를 피하도록 배선을 우회하면 전기 경로가 길어집니다. 열·신호·전원 설계가 하나의 금지 영역 지도를 공유해야 합니다.
시트 가장자리도 관리해야 합니다. 그래파이트 입자나 노출면이 빌드업 공정을 오염시키거나 누설 경로를 만들면 안 됩니다. 적층 압력, 수지 흐름, 천공, 디스미어, 도금, 정렬 오차가 모두 절연 시스템에 포함됩니다. 논문은 제작 공정과 열·기계·전기 특성을 평가했지만, 제품 판단에는 정상 단면뿐 아니라 결함 분포와 수명 자료가 필요합니다.
한 경계 조건에서 얻은 4.8°C
IBM이 강조한 모델은 20 mm × 20 mm 상부 칩 아래 중앙에 0.5 mm × 0.5 mm 하부 칩을 둔 2단 적층 구조입니다. 상부 칩의 발열 밀도를 250 W/cm²로 놓았을 때 최고 온도가 69.2°C에서 64.4°C로 낮아졌습니다. 총 전력을 줄인 것이 아니라 좁은 열원의 열을 재분배해 얻은 4.8°C이므로 의미가 있습니다.[1]
그러나 이 값을 모든 패키지에 적용할 고정 비율로 보면 안 됩니다. 냉각 경계, 그래파이트 크기와 두께, 계면 열저항, 열원 위치가 이득을 정합니다. 큰 다이가 면 전체에서 고르게 발열하면 이미 넓은 면적을 쓰므로 효과가 작을 수 있습니다. 반대로 작은 매몰 발열점은 기하학적 병목이 크기 때문에 수평 확산의 가치를 더 얻을 수 있습니다.
제1 저자가 뒤에 공개한 IBM 기술 문서는 전원 인서트와 양면 냉각을 포함한 더 넓은 구조에서 온도 상승분을 최대 20% 줄였다고 설명합니다.[2] 이 수치는 ECTC 논문의 4.8°C와 다른 평가입니다. 그래파이트 시트 하나와 완성된 양면 냉각 구조는 공정과 부품이 다르므로 같은 결과처럼 합치지 않았습니다.
이방성이 만드는 장점과 한계
면 방향 열전도율이 높아도 열이 시트에 들어오고 나가는 계면이 나쁘면 효과가 줄어듭니다. 발열 영역과 그래파이트 사이의 접촉 열저항이 크면 수평 확산이 시작되기 전에 온도가 올라갑니다. 열을 펼친 뒤에도 시트에서 보드, 보강판, 방열판, 하부 냉각 구조로 빼내야 합니다. 두께 방향 5~7 W/m·K의 수치는 이 시트가 등방성 구리판처럼 동작하지 않는다는 뜻입니다.
두께도 절충 조건입니다. 시트가 두꺼우면 수평 열전도 단면이 늘지만 기판 두께를 차지하고 재료 간 기계적 불일치를 키울 수 있습니다. 얇은 시트는 넣기 쉽지만 비아 구멍과 국부 공정의 영향을 더 크게 받습니다. 비교할 때는 열전도율 하나가 아니라 열전도율과 두께를 결합한 시트 컨덕턴스, 계면 저항, 비아 때문에 빠진 면적을 함께 봐야 합니다.
그래파이트 방향도 공정 뒤까지 유지되어야 합니다. 보고된 수치는 결정면이 원하는 수평 방향으로 정렬되었다는 전제입니다. 주름, 균열, 수지 침투, 국부 박리가 생기면 경로가 끊깁니다. 공정 전 소재 쿠폰의 열전도율만으로 매립된 층의 성능을 설명할 수 없습니다.
열 이득을 지울 수 있는 신뢰성 문제
유기 적층재, 구리, 그래파이트, 언더필, 실리콘은 온도에 따라 서로 다르게 팽창합니다. 시트가 들어가면 기판의 국부 강성과 중립축도 바뀝니다. 온도 순환은 절연 구멍 주변에 응력을 모을 수 있고, 수분은 수지 물성과 계면 접착력을 바꿉니다. 실리콘 최고 온도를 낮추면서 비아 균열이나 누설을 만들면 시스템 개선이 아닙니다.
따라서 절연 저항, 절연 파괴, 비아 체인 연속성, 휨, 박리 강도, 온도 순환, 고온다습 바이어스, 전력 순환을 함께 검증해야 합니다. 그래파이트 유무를 제외한 배선 밀도와 조립 공정은 같아야 합니다. 평균 패키지 온도는 이 구조가 겨냥한 국부 발열점을 숨길 수 있으므로 공간 분해능이 있는 온도 측정도 필요합니다.
검사 방법도 제품성의 일부입니다. 시트 정렬 오차, 절연 손상, 빈 공간, 노출된 가장자리를 비파괴로 찾아야 합니다. X선은 금속 배선에는 유리하지만 그래파이트와 수지 계면의 모든 결함을 보여 주지 못합니다. 초음파 검사, 전기 시험 구조, 공정 단면 모니터를 조합해야 할 수 있습니다.
적용 여부를 정하는 배선 조건
이 방식은 열원이 작고, 옆으로 열을 받을 면적이 있으며, 비아 배치가 연속된 그래파이트 경로를 남길 때 유리합니다. 적층 논리, 국부 전력 전달 발열, 칩렛별 비대칭 활동이 있는 AI·HPC 패키지가 이 조건에 들어갈 수 있습니다. 반면 큰 단일 다이에 강한 상부 콜드 플레이트를 붙인 구조는 추가 공정만큼 이득을 얻지 못할 수 있습니다.
설계는 그래파이트 물성표가 아니라 시간에 따른 전력 지도에서 시작해야 합니다. 각 발열점이 얼마나 오래 지속되는지, 이웃 영역이 동시에 뜨거워지는지, 펼친 열이 어디로 나갈지를 정해야 합니다. 한 센서의 온도만 낮추고 이미 뜨거운 HBM이나 전압 조정 영역으로 열을 밀어 넣으면 다른 한계가 나빠집니다.
그다음 전원 비아, 고속 채널의 기준면, 이스케이프 배선 밀도를 겹쳐야 합니다. 남아 있는 연결된 그래파이트 면적이 실제 열 성능을 정합니다. 서로 분리한 열 도면과 배선 도면보다 열 흐름·비아·절연 영역을 합친 지도가 더 중요한 설계 산출물입니다.
열 확산 효과를 정하는 과도 응답
정상 상태 온도 지도만으로 모든 가속기 작업을 설명할 수 없습니다. 행렬 연산기는 동기화 구간에서 고밀도 연산 구간으로 수 ms 안에 바뀔 수 있고 메모리·I/O 영역은 서로 다른 듀티 사이클을 가집니다. 그래파이트는 곧바로 열을 재분배하지만 실리콘, 기판, 보드, 냉각 구조의 열 시간 상수는 다릅니다. 평균 전력뿐 아니라 펄스 길이와 반복 주기가 실제 이득을 정합니다.
짧은 발열은 먼 방열 구조까지 도달하기 전에 국부 열용량이 일부 흡수합니다. 긴 구간은 보고된 정상 상태에 가까워져 그래파이트에서 열이 빠져나가는 경로가 중요해집니다. 펄스가 반복되면 기준 온도가 올라가 연속 부하처럼 동작할 수 있습니다. 인증 시험체는 일정한 히터 조건 하나가 아니라 세 경우를 모두 재현해야 합니다.
과도 측정은 발열점을 옮겼는지 시스템 한계를 낮췄는지도 구분합니다. 적외선 측정은 접근 가능한 표면을 보고, 내장 다이오드나 저항 센서는 매몰 영역을 추적할 수 있습니다. 한 다이의 최고 온도를 낮추면서 다른 부품을 가열하지 않았는지 가장 뜨거운 영역과 차가운 영역을 동시에 기록해야 합니다.
그래파이트가 두 영역을 열적으로 연결한다면 런타임도 두 영역의 최고 부하를 동시에 실행하지 않도록 배치할 수 있습니다. 이 판단은 ECTC 시뮬레이션이 직접 증명한 결과가 아니라, 재료 개념을 검증한 다음 필요한 시스템 실험입니다.
양산 판단에 필요한 추가 근거
ECTC 결과는 물리적 가능성을 보이고 구체적인 시뮬레이션 동작점을 제시합니다. 양산에는 여러 전력 패턴을 건 조립 시험체에서 실제 온도 지도가 필요합니다. 비교 기준도 최적화한 구리 전용 기판이어야 하며, 피할 수 있는 배선 문제를 그래파이트의 이득으로 계산하면 안 됩니다.
수율 자료에는 로트별 시트 정렬, 절연 결함, 비아 단선, 박리를 포함해야 합니다. 온도 순환과 수분 노출 뒤에도 이득이 남는지 검증해야 합니다. 시스템에서는 지속 클록, 누설, 보드 온도, 냉각기 요구량을 측정해야 합니다. 4.8°C가 클록 저하를 막거나 팬·펌프 전력을 줄이고 허용 실내 온도를 넓힐 때 제품 가치로 바뀝니다.
비용에는 기판 공정, 검사, 잃은 배선 면적, 신뢰성 인증을 모두 넣어야 합니다. 높은 열전도율만으로 그래파이트의 가치가 정해지지 않습니다. 절연을 포함한 전체 구조가 베이퍼 챔버, 두꺼운 구리, 후면 전력 전달, 다른 다이 배치보다 낮은 비용으로 온도 한계를 맞출 때 채택할 이유가 생깁니다.
열·전원·데이터를 함께 배선하는 패키지
IBM의 연구는 원래 배선에 쓰던 유기 기판 내부로 열 설계를 옮겼습니다. 모든 패키지에 적용할 그래파이트 공식이 아니라, 이방성 소재를 국부 발열이라는 기하학 문제에 맞추고 전기 절연을 구현 구조로 다루는 방법입니다. 4.8°C 시뮬레이션은 시험체를 만들 충분한 이유이지만 배선·신뢰성·경계 조건 분석을 생략할 근거는 아닙니다.
적층·분할 다이가 작은 매몰 발열점을 늘리는 AI·HPC 패키지에서는 냉각이 덮개에서 끝나지 않습니다. 유기 기판도 전원과 데이터 옆에서 열을 배선해야 합니다. 세 경로를 함께 보존하는 구조가 실제 제품의 답이 됩니다.
출처와 저작권 안내
이 글은 IBM Research의 공식 논문 기록, ECTC 프로그램, 제1 저자의 IBM 기술 문서를 바탕으로 우리 표현으로 다시 쓴 독립 편집 요약입니다. IEEE 논문의 문장·도판·표를 재수록하지 않았습니다. 도판은 보고된 사실을 바탕으로 새로 만들었고, 개념 재질 화면과 코드로 합성한 수치를 구분했습니다. 학회 논문은 © 2025 IEEE이며 IBM 기술 문서는 IBM에 권리가 있습니다. 원문은 위 DOI에서 확인할 수 있습니다.