AI 시스템이 프로세서의 명령어 집합, RTL, 검증 계획, 사인오프 규칙을 작성하지 않고도 양산 칩에 기여할 수 있습니다. AlphaChip이 중요한 이유도 여기에 있습니다. 이 기술의 적용 범위는 ’AI가 설계한 칩’이라는 표현보다 좁지만, 연구 결과에서 산업 현장까지 이어진 경로는 더 깁니다. AlphaChip은 칩 평면 안에 매크로(macro)라고 부르는 대형 회로 블록을 배치합니다. 나머지 물리 구현, 검증, 제조 준비는 기존 전자 설계 자동화(EDA) 도구와 엔지니어가 맡습니다.
적용 범위가 좁다고 결과의 가치가 작아지는 것은 아닙니다. 매크로 배치는 물리 설계 초기에 내리는 결정이며 배선 길이, 혼잡도, 타이밍, 전력, 수백만 개 표준 셀이 들어갈 공간에 연쇄적으로 영향을 줍니다. 배치가 나쁘면 뒤 단계의 설계 수렴 비용이 커지거나 목표 달성이 불가능해질 수 있습니다. Google은 AlphaChip이 만든 배치가 TPU v5e, TPU v5p, 6세대 가속기 Trillium에 사용됐고 데이터센터 CPU인 Axion의 배치에도 적용됐다고 밝혔습니다[3]. Trillium은 2024년 12월 Google Cloud에서 정식 제공됐고, Axion 기반 C4A 가상 머신은 같은 해 10월 정식 제공되면서 여러 Google 서비스에 이미 배치되고 있었습니다[5][6]. 학술 시험에서 끝난 것이 아니라 학습 기반 배치 기술이 고객이 사용할 수 있는 실리콘까지 이어진 사례입니다.
공개 자료에는 한 가지 핵심 질문이 남습니다. 최종 칩의 개선분 가운데 AlphaChip이 만든 부분은 얼마입니까? Google은 블록 수준의 배치 결과와 실제 적용 제품을 공개했지만, 같은 TPU나 Axion 설계를 AlphaChip 적용 전후로 나눠 실리콘에서 비교한 결과는 제공하지 않았습니다. 따라서 세 가지 주장을 구분해야 합니다. 이 방법이 경쟁력 있는 배치를 만들 수 있다는 것, 그 배치가 제품 설계에 들어갔다는 것, 완성된 프로세서가 대규모로 동작한다는 것입니다. 공개 근거는 세 단계 모두를 뒷받침하지만 칩 전체 성능이나 전력에 대한 하나의 인과 비율을 제공하지는 않습니다.
제목 뒤에 가려진 물리 설계의 경계
디지털 칩은 아키텍처와 논리 기능에서 시작합니다. RTL은 동작을 기술하고 합성은 이를 게이트 수준 넷리스트로 바꿉니다. 물리 구현 단계에서는 공정, 전압, 온도, 타이밍, 전력, 면적, 제조 규칙을 만족하도록 게이트를 배치하고 연결합니다. 대형 메모리, 데이터 경로 배열, 이미 구현된 기능 블록은 매크로로 들어갑니다. 매크로는 큰 면적을 차지하고 연결 지점이 제한되며 형태를 자유롭게 바꾸기 어렵습니다. 매크로의 위치가 작은 표준 셀과 배선이 들어갈 기하 구조를 결정합니다.
AlphaChip은 이 매크로 배치 구간에서 동작합니다. 매크로와 표준 셀 군집을 노드로, 이들의 연결을 간선으로 표현한 넷리스트를 입력받습니다. 빈 배치 영역에서 시작해 한 번에 매크로 하나씩 놓습니다. 간선 정보를 사용하는 그래프 신경망은 연결 관계를 표현하고 다른 블록으로 정책을 일반화하는 데 쓰입니다. 보상은 제조된 칩을 기다리는 대신 배선 길이, 혼잡도, 밀도의 대리 지표를 조합합니다. 이전 설계로 사전 학습한 경험은 새 블록의 미세 조정에 활용할 수 있습니다[1][3].
결과물은 완성된 GDS 데이터베이스가 아닙니다. Nature 논문이 설명한 평가 흐름에서는 각 방법에 같은 군집화 넷리스트를 제공하고, 매크로 배치를 전원 격자에 맞춘 뒤 위치를 고정했습니다. 이후 상용 EDA 도구가 표준 셀을 배치하고 최종 지표를 산출했습니다[1]. 배치 제약, 전력 전달, 클록, 상세 배선, 정적 타이밍 분석, 물리 검증, 테스트 용이화 설계, 기능 검증은 여전히 엔지니어의 책임입니다. AlphaChip은 영향력이 큰 한 의사결정 구간의 탐색 방식을 바꾸지만 그 주변의 구현 절차를 없애지 않습니다.
이 경계를 보면 AlphaChip을 자연어 지시로 RTL을 생성하는 대규모 언어 모델과 같은 범주에 넣기 어려운 이유도 분명해집니다. 입력은 물리적 연결 문제이고, 행동은 기하학적 배치이며, 보상은 구현 대리 지표입니다. 자율 칩 아키텍트보다 EDA에 결합한 학습형 최적화기에 가깝습니다. 이번 조사에서 확인한 1차 자료 기준으로는 범용 언어 모델이 상용 가속기의 RTL 전체를 만들고 그 제품이 양산 실리콘에서 독립적으로 검증된 동급 사례를 찾지 못했습니다.
6시간 결과가 실제로 측정한 대상
2021년 Nature 논문은 이 방법이 6시간 이내에 플로어플랜을 만들고 보고한 주요 지표에서 전문가 배치와 비슷하거나 더 나은 결과를 냈다고 설명합니다[1]. 의도적으로 흐리게 공개한 실제 TPU 블록 하나에서는 전문가 배치의 배선 길이가 57.07 m, 학습 방식의 결과가 55.42 m였습니다. 1.65 m, 약 2.9% 줄어든 값입니다. 자동 실행은 6시간이 걸렸고 수동 기준선은 수주가 걸렸습니다.
의미 있는 비교이지만 프로세서 벤치마크보다 범위가 좁습니다. 블록 수준 매크로 배치에서 출발한 물리 구현을 평가한 결과입니다. TPU 전체가 2.9% 빨라졌거나 에너지를 2.9% 덜 쓰거나 제조비가 2.9% 줄었다는 뜻은 아닙니다. 배선 길이가 줄면 커패시턴스, 지연, 배선 압력을 낮출 가능성이 있으므로 유용한 선행 지표입니다. 다만 최종 효과는 버퍼 삽입, 클록, 셀 크기 조정, 우회 배선, 전압 선택과 여러 설계 수렴 결정에 달려 있습니다.
시간의 분모도 정확히 봐야 합니다. 6시간은 방법, 인프라, 비용 함수, 설계 표현이 준비된 뒤 배치 하나를 생성하는 시간입니다. 모델 개발, 사전 학습 데이터, 분산 컴퓨팅 환경, EDA 연동, 제약 작성, 사람의 검토에 든 전체 비용은 포함하지 않습니다. 공개 Circuit Training 저장소는 분산 데이터 수집을 수백 개 실행 주체까지 확장할 수 있다고 설명하며, 최선의 결과를 위해 사용자의 자체 칩 블록으로 사전 학습할 것을 권합니다[4]. 설계자의 배치 시간은 줄어도 상당한 기계 시간과 운영 준비가 필요합니다.
이는 비용이 사라지는 자동화가 아니라 비용의 위치를 바꾸는 자동화입니다. 엔지니어는 후보를 일일이 조정하는 시간 대신 목표 정의, 이전 경험의 정제, 계산 자원 운영, 적법성 확인, 상충 관계 해석에 시간을 씁니다. 관련 블록이나 세대를 반복해서 설계하는 조직은 정책과 기반 설비를 재사용할 수 있으므로 경제성이 좋아집니다. 학습 자료가 적고 사인오프가 비싼 특이 블록 하나에서는 계산이 달라질 수 있습니다.
논문 결과에서 TPU 세대 3개로 이어진 경로
AlphaChip에서 가장 강한 근거는 반복 적용입니다. Google DeepMind는 2020년 사전 공개 이후 모든 TPU 세대에서 AlphaChip 배치가 사용됐다고 밝히며 TPU v5e, TPU v5p, Trillium을 구체적으로 지목합니다[3]. 이전 세대의 온칩·칩간 네트워크 블록, 메모리 컨트롤러, 데이터 전송 버퍼 등으로 먼저 연습한 뒤 현재 TPU 블록의 배치를 생성한다고 설명합니다. 세대가 바뀔수록 전체 플로어플랜에서 AlphaChip이 담당한 비중도 커졌다고 합니다.
한 번의 벤치마크보다 반복 적용이 중요한 이유는 생산 물리 설계 팀이 연구 시험에 없는 조건을 겪기 때문입니다. 일정 압박, 늦은 설계 변경, 파운드리 규칙, 사인오프 실패를 처리해야 합니다. 세대 3개에 걸쳐 설계 흐름에 남은 방법은 내부의 경제성 시험을 통과한 셈입니다. 결과물을 검토하고 기존 구현에 연결해 끝까지 가져갈 가치가 있었다는 뜻입니다. 정책과 설비의 재사용은 이전 배치 경험이 관련 설계에서 가치를 갖는다는 기술 주장과도 맞습니다.
Trillium은 외부에서 확인할 수 있는 끝점을 제공합니다. Google Cloud는 2024년 12월 11일 Trillium 정식 제공을 발표하면서 Gemini 2.0 학습에 이 TPU를 사용했다고 밝혔습니다[6]. 고객도 Google Cloud에서 같은 6세대 TPU를 사용할 수 있게 됐습니다. 이 서비스 발표가 Trillium의 제품 성능을 AlphaChip의 효과로 돌리는 것은 아닙니다. AlphaChip 적용 세대로 명시된 제품이 클라우드 규모의 동작하는 실리콘이 됐다는 점을 입증합니다.
2024년 Nature 추가 설명은 장기간 적용 내용을 기록하고 이 방법에 AlphaChip이라는 이름을 붙였습니다[2]. 원 논문에는 성능과 평가에 관한 문제 제기 뒤 2023년 편집자 주가 달렸습니다. Nature는 게재 후 검토에서 문제가 해결됐다고 판단해 2024년 9월 편집자 주를 제거하고 조사를 종료하면서 추가 설명을 공개했습니다. 이 이력은 알고리즘 비교에서 기준선과 재현 가능한 평가가 중요한 이유를 보여 줍니다. 모든 방법론 논쟁이 사라졌다는 뜻도 아니고, 문서로 확인되는 생산 적용을 부정하는 근거도 아닙니다.
Axion이 다른 방식으로 강화한 산업 근거
TPU는 서로 관련된 가속기 세대이므로 반복 적용이 좁은 제품군에 한정됐을 가능성을 생각할 수 있습니다. Google은 자사 최초의 Arm 기반 범용 데이터센터 CPU인 Axion에도 AlphaChip이 배치를 만들었다고 밝혔습니다[3]. AI 가속기에서 서버 CPU로 제품군이 넓어졌으므로 학습한 배치 방식이 다른 종류의 설계에도 이전될 수 있는지 시험한 사례입니다.
Google Cloud는 2024년 10월 31일 Axion 기반 C4A 가상 머신을 정식 제공했습니다[5]. 발표 당시 Bigtable, Spanner, BigQuery, F1 Query, Blobstore, Pub/Sub, Google Earth Engine, YouTube Ads가 Axion 서버를 생산 환경에 배치하기 시작했다고 설명했습니다. 고객은 Compute Engine, Google Kubernetes Engine, Batch, Dataproc을 통해 C4A를 사용할 수 있었습니다. 고객과 내부 서비스가 프로세서에서 작업을 실행한다는 점에서 테이프아웃 발표보다 강한 동작 실리콘의 근거입니다.
그러나 C4A의 성능 수치는 AlphaChip 측정값이 아닙니다. Google은 최신 Arm 기반 클라우드 인스턴스 대비 최대 10% 높은 가격 대비 성능, 동급 최신 x86 인스턴스 대비 최대 65% 높은 가격 대비 성능과 60% 높은 에너지 효율을 제시합니다[5]. 이 값은 마이크로아키텍처, 공정, 메모리, 시스템 소프트웨어, 오프로딩, 벤치마크 선택을 포함한 Axion 플랫폼 전체의 결과입니다. AlphaChip을 쓰지 않은 동일 Axion 플로어플랜과의 비교는 공개되지 않았습니다. 명시한 조건에서 제품 경쟁력을 보여 주지만 AlphaChip의 기여도를 분리하지는 못합니다.
생산 적용이 입증한 것과 공개되지 않은 것
근거는 강도에 따라 나눌 수 있습니다. 대리 지표 결과는 최적화기가 비용 함수를 개선할 수 있음을 보여 줍니다. 배선 이후의 블록 결과는 배치가 물리 흐름의 더 많은 단계를 통과했음을 뜻합니다. 테이프아웃은 제조용 설계 데이터가 파운드리로 전달됐다는 근거입니다. 동작 샘플은 전기적·기능적 검증을 추가합니다. 정식 제공과 생산 서비스 배치는 사용할 수 있는 시스템임을 보여 줍니다. Google이 고객이나 내부 서비스에서 사용하는 제품을 지목했으므로 AlphaChip 사례는 이 사다리의 상단까지 올라갑니다.
빠진 시험은 제품 수준의 통제된 제거 실험입니다. 같은 블록과 같은 후속 도구 버전을 사용하고 전문가 기준선과 AlphaChip 기준선을 여러 무작위 초기값에서 구현한 뒤, 배선과 사인오프 이후 주파수, 전력, 면적, 혼잡도, 실행 시간, 엔지니어 투입 시간을 비교해야 합니다. 수율, 실리콘 주파수 분포, 작업부하 에너지, 일정 효과까지 공개하면 근거가 더 강해집니다. 전용 설계의 기밀성 때문에 공개가 어렵지만 이 부재가 외부 독자가 주장할 수 있는 범위를 결정합니다.
선택 편향도 알 수 없습니다. 생산 팀은 여러 블록에 방법을 실행하고 성공한 후보만 남긴 뒤 나머지는 수동 배치로 되돌릴 수 있습니다. 그래도 사업적 가치는 생기지만 모든 블록에서 안정적으로 우세한 알고리즘과는 다릅니다. Google은 TPU 세대가 바뀔수록 AlphaChip 적용 범위가 넓어졌다고 설명하지만 시도한 전체 블록 수와 탈락 비율은 공개하지 않습니다.
기준선도 계속 바뀝니다. 전문가는 최신 분석 배치기, 내부 script, 이전 세대 템플릿을 사용합니다. 완전히 빈 화면에서 모든 매크로를 손으로 놓는 것이 아닙니다. 따라서 공정한 비교 대상은 AI와 도구 없는 사람이 아니라 AI 지원 흐름과 가장 좋은 기존 사람·도구 결합 흐름입니다. 계산 예산과 최종 사인오프 조건도 같아야 합니다. Nature 평가는 주요 후속 조건을 통일하려 했고, 생산 이력은 다른 종류의 근거를 제공합니다. 실제 팀이 운영 절차에 맞았기 때문에 방법을 계속 사용했다는 사실입니다.
사람을 없애는 자동화가 아니라 탐색을 재사용하는 체계
AlphaChip 사례는 설계 관리의 질문을 바꿉니다. 매크로 배치는 희소한 전문가가 배치를 고르고, 비싼 구현을 실행하고, 혼잡도와 타이밍을 확인하고, 제약을 고쳐 다시 실행하는 반복 작업이었습니다. 학습 정책은 이전 블록을 출발점으로 바꾸고 후보 생성을 맡을 수 있습니다. 엔지니어는 목표와 어려운 예외에 집중합니다. 일정 안에 구조화된 설계 공간을 더 넓게 탐색하는 데서 이점이 생깁니다.
세 조건이 맞으면 가치가 누적됩니다. 첫째, 관련 설계가 계속 나와 사전 학습 경험이 이전돼야 합니다. 둘째, 후속 흐름이 후보를 일관되게 평가해야 합니다. 흔들리는 보상은 잘못된 선호를 학습시킵니다. 셋째, 넓은 탐색이 사인오프를 늦추지 않도록 계산 자원을 일찍 확보해야 합니다. 조건이 맞지 않으면 배선 이후 사라지는 대리 지표를 최적화하거나 절약한 엔지니어 시간보다 많은 인프라를 소비할 수 있습니다.
관리 기준도 앞 단계로 이동합니다. 보상 함수가 타이밍 위험, 전원 격자 접근, 드문 물리 규칙을 낮게 평가하면 에이전트는 보기에는 좋지만 수정 비용이 큰 후보를 반복해서 제안할 수 있습니다. 제약을 버전으로 관리하고, 학습에 쓰지 않은 블록을 시험하며, 무작위 초기값에 따른 변동을 보고, 기존 흐름과 회귀 비교하고, 어떤 제안을 채택했는지 기록해야 합니다. 모델 체크포인트도 구현 도구 체인의 일부이므로 script, 라이브러리, EDA 버전과 같은 형상 관리가 필요합니다.
AI 배치를 검토하는 반도체 회사라면 운영 질문부터 해야 합니다. 어느 단계가 자동화되고 어느 지표가 대리값입니까? 결과는 배치, 배선 후 사인오프, 테이프아웃, 측정 실리콘 가운데 어디까지입니까? 몇 개 블록을 시도했고 채택했으며 수동으로 복구했습니까? 결과를 얻는 데 계산 시간과 라이선스 시간이 얼마나 들었습니까? 전용 설계 정보를 노출하지 않고 모델을 다른 블록으로 이전할 수 있습니까? 공정 설계 키트나 도구 버전이 바뀌면 어떻게 됩니까? 이런 표지가 없는 개선율은 예산과 일정에 연결하기 어렵습니다.
따라서 AlphaChip은 AI가 프로세서를 자율 설계할 수 있다는 증거도 아니고 연구실의 흥미로운 시연에 그치지도 않습니다. 학습형 최적화기가 가치가 큰 물리 설계 반복에 들어가고, 경험을 재사용하며, 클라우드 서비스에서 동작하는 프로세서에 기여할 수 있다는 근거입니다. 제목보다 좁지만 엔지니어링에는 더 중요한 결론이 남습니다. 성공적으로 자동화된 단위는 기존 사인오프 조직 안에 명확히 정의해 넣은 탐색 문제였습니다.
출처와 저작권 안내
이 글은 2021년 Nature 논문, 2024년 추가 설명, Google DeepMind의 생산 적용 설명, 공개 Circuit Training 저장소, Google Cloud의 Axion C4A 및 Trillium 정식 제공 발표를 바탕으로 Silicon & Systems가 독립적으로 분석했습니다. Nature 논문과 추가 설명의 저작권은 각각 © Springer Nature 2021, 2024입니다. 원문 도판은 전재하지 않았습니다. 모든 도판은 이 글을 위해 새로 만들었으며 생성형 재질 도판은 전용 제품이나 플로어플랜을 묘사하지 않는다고 명시했습니다.