웨이퍼 평탄도는 첨단 패키징의 능동 공정 변수가 되고 있습니다. 하이브리드 본딩, 웨이퍼 간 정렬, 임시 캐리어, 후면 공정, 두꺼운 재배선층은 웨이퍼가 좁은 형상 범위 안에 있다는 전제에서 동작합니다. 전기적·기계적 목적으로 넣은 막 하나가 300 mm 웨이퍼를 휘게 만들면 이 전제가 깨집니다. Evatec의 IMAPS Device Packaging Conference 논문은 증착막 응력을 제거할 부산물이 아니라 형상을 바꾸는 제어 입력으로 다룹니다.[1]

발표는 저온 물리 기상 증착(PVD)의 두 용도를 연결합니다. 탄화규소질화막(SiCN)은 200°C 미만에서 하이브리드 본딩용 절연·표면층을 만듭니다. 질화규소(SiN)와 산질화규소(SiON)는 웨이퍼 뒷면에 조절 가능한 압축 응력을 주어 기존 휨을 상쇄합니다. 하나의 공정 계열이 본딩 계면과 그 계면을 실제로 맞닿게 만드는 평탄도를 함께 다루는 구조입니다.

미세 피치 밖의 하이브리드 본딩 조건

하이브리드 본딩은 일반적인 솔더 범프 높이를 거의 두지 않고 절연막 표면과 안쪽 구리 접점을 함께 접합합니다. 피치를 줄이면 연결 길이와 기생 성분을 낮출 수 있지만, 솔더 범프가 주던 기계적 여유도 사라집니다. 입자, 국부 단차, 웨이퍼 휨, 막 응력 중 하나만 커도 웨이퍼 전체가 동시에 접촉하지 못합니다. 정렬 장비가 좌표를 맞춰도 두 표면 사이에 빈 공간이 남을 수 있습니다.

절연막은 완성된 소자와 임시 재료가 견딜 수 있는 온도 안에서 증착해야 합니다. Evatec은 200°C 미만의 PVD SiN·SiCN 공정을 보고했습니다. SiCN 예에는 113°C와 152°C에서 만든 50 nm 막이 포함됩니다. 패키징 적층에는 고온 전공정 열처리를 견디기 어려운 고분자, 구리 구조, 완성 소자가 있으므로 이 온도 범위가 중요합니다.

저온이라는 사실만으로 본딩 가능한 표면이 되지는 않습니다. 조성, 밀도, 거칠기, 수분 흡수, 플라스마 손상, 표면 활성화가 초기 접합과 장기 안정성을 정합니다. 공개 논문은 증착 능력과 가스 방출 거동에 초점을 맞췄으며, 구리와 절연막을 함께 접합한 전체 하이브리드 본딩 수율을 제시하지는 않습니다.

Evatec 웨이퍼 평탄도 제어 방법의 개념 재질 도판. 300 mm 실리콘 웨이퍼 뒷면에 얇은 응력 제어막이 이어지고, 코드로 합성한 표시는 200°C 미만 증착, 400~1,800 MPa 압축 응력, PECVD 대비 2~3배 보정 효율, 최대 1,000 µm 휨 제어라는 공급사 보고값을 구분합니다. Evatec 장비나 양산 웨이퍼의 사진 또는 제조 도면이 아닙니다. 이 글을 위해 새로 만든 도판.

정성 근거로 남는 가스 방출 자료

저자들은 상온부터 900°C까지 분당 20°C로 올리는 플래시 열탈착 분광법(fTDS)을 사용했습니다. PVD SiN·SiCN 막의 신호는 그래프에서 약 1.0 × 10⁻¹¹의 배경 수준에 머뭅니다. 발표는 이를 가스 방출이 없는 막으로 설명합니다.

후속 공정 청정도에 긍정적인 결과이지만, 공개 슬라이드는 정확한 질량분석 값을 측정할 수 없었다고도 밝힙니다. 따라서 수치화한 보편 상한이 아니라 측정 배경에 가까운 정성 결과로 읽어야 합니다. 다른 공급사 공정과 정량 비교하려면 막 면적, 챔버 이력, 검출 감도, 가스 종류, 보관 조건이 필요합니다.

접착력도 조건부입니다. 유도 결합 플라스마 식각 전처리가 시험한 유기 재료의 접착을 개선했습니다. 실리콘 웨이퍼에서는 박리가 없었고 저자들은 비슷한 열팽창을 이유 중 하나로 제시합니다. 이 결과가 모든 고분자·금속·세정 순서·습도 조건을 검증한 것은 아닙니다.

웨이퍼 형상 구동기로 쓰는 막 응력

증착막에는 응력이 남습니다. 웨이퍼 한쪽 면의 압축막과 기판이 서로 다른 길이를 선호하면 복합 구조가 휩니다. 일반 공정에서는 이 현상을 줄이려 하지만 Evatec은 막의 응력과 두께를 조절해 새 곡률이 기존 휨의 반대 방향으로 작용하도록 합니다.

발표한 300 mm 양산 구성은 2~5 µm 두께의 막을 지원합니다. 압축 응력은 대략 400~1,800 MPa 범위이며, 일부 공정 그래프는 약 600~1,800 MPa를 강조합니다. SiN과 SiON 모두 1.2 GPa를 넘는 응력도 보고했습니다. 이 값은 특정 공급사 장비와 예제에서 얻은 공정 범위이지 고정된 재료 상수가 아닙니다.

곡률은 응력만으로 정해지지 않습니다. 막·웨이퍼 두께, 탄성률, 온도, 반경 방향 균일도, 처음 형상이 함께 작용합니다. 평균 응력이 같아도 가장자리 막이 두껍거나 웨이퍼가 안장 모양이면 국부 형상이 달라집니다. 증착 장비는 웨이퍼 평균뿐 아니라 공간별 응력도 제어해야 합니다.

공급사가 보고한 보정 범위

Evatec은 최대 1,000 µm의 웨이퍼 휨을 보정·제어할 수 있다고 주장하며 주요 3D NAND 제조사에서 인증을 진행했다고 설명합니다. 같은 막 두께에서 플라스마 화학 기상 증착(PECVD)보다 휨 보정 효율이 2~3배 높다는 결과도 제시합니다. 더 얇은 막으로 같은 형상을 만들거나 심한 초기 휨을 다룰 수 있다는 뜻이므로 생산 관점에서 큰 주장입니다.

다만 비교 조건을 확인해야 합니다. PECVD와 PVD 막은 조성, 밀도, 수소 함량, 탄성률, 응력 안정성, 균일도가 다를 수 있습니다. 같은 두께에서 나온 비율만으로 최종 수율을 예측할 수 없습니다. 더 유용한 지표는 증착 뒤 웨이퍼가 다음 장비의 척킹·정렬 범위에 들어가는 비율과 후속 열공정 뒤에도 그 상태를 유지하는 비율입니다.

공개 논문에는 최대 1,000 µm 결과의 시료 수, 초기 휨 분포, 가장자리 제외 범위, 웨이퍼 내부 응력 지도, 보정 후 수율, 장기 안정성이 없습니다. 따라서 독립적으로 재현한 성능이 아니라 공급사가 보고한 능력으로 구분했습니다.

안장 모양을 위한 공간별 응력 제어

웨이퍼가 항상 그릇처럼 단순하게 휘는 것은 아닙니다. 비대칭 적층, 패턴 막, 캐리어 분리는 두 축의 곡률 방향이 다른 안장 모양을 만들 수 있습니다. 균일한 뒷면 막은 거의 축대칭 응력을 주므로 이 형상을 완전히 상쇄하기 어렵습니다.

Evatec은 구역별 응력 설계를 가능성으로 제시합니다. 그림의 조절 범위는 일부 영역에서 약 +150 MPa 인장부터 -600 MPa 압축까지입니다. 방위각에 따라 응력을 다르게 넣으면 두 축에 서로 다른 굽힘 모멘트를 만들 수 있습니다. 평균 휨 보정보다 실제 형상 보정에 가까운 방식입니다.

대신 구역 경계에서 국부 곡률 변화가 생길 수 있고, 웨이퍼 이송 중 회전하면 측정 오차와 증착 패턴의 방향이 어긋날 수 있습니다. 양산에는 웨이퍼 형상 측정, 필요한 응력장 계산, 검증된 전달함수로 증착, 결과 재측정으로 이어지는 폐루프가 필요합니다.

위치를 바꾸는 저장 응력

상온에서 웨이퍼를 폈다고 저장된 에너지가 사라지는 것은 아닙니다. 실리콘, 막, 금속, 계면에 응력을 다시 나눈 결과입니다. 본딩 가열, 경화, 박막화, 절단, 캐리어 분리 과정에서 탄성률과 열팽창이 바뀌면 측정 온도에서 평평했던 웨이퍼가 다시 휠 수 있습니다.

높은 압축 응력은 좌굴, 균열, 가장자리 박리, 입자 발생을 만들 수 있습니다. 2~5 µm의 두꺼운 막은 증착 시간과 비용도 늘립니다. 막을 제품에 남기면 전기적 특성, 수분 거동, 열 특성이 패키지 인증 대상이 됩니다. 제거한다면 중요한 공정이 끝날 때까지 보정 효과가 유지되어야 합니다.

목표는 한 단계에서 가장 작은 휨이 아닙니다. 모든 후속 장비의 형상 범위 안에 머물면서 계면과 소자 신뢰성을 보존하는 형상 변화 경로입니다. 공정 순서 전체를 기준으로 조리법을 정해야 합니다.

AI·HPC 패키지의 형상 난제

큰 인터포저, 칩렛 배열, HBM 적층, 후면 전력 구조, 두꺼운 재배선층은 비대칭 재료 적층을 만듭니다. AI·HPC 패키지는 레티클과 패널 크기도 키우므로 길이당 작은 곡률이 가장자리에서 큰 높이 차이로 변합니다. 미세 피치 본딩은 이 오차를 흡수할 기계적 여유가 작습니다.

따라서 웨이퍼 평탄도는 패키지 아키텍처에서 다뤄야 합니다. 두꺼운 구리, 저손실 절연막, 후면 구조를 추가하는 설계자는 응력 예산도 바꿉니다. 본딩 단계까지 기다렸다가 휨을 해결하면 비싼 캐리어가 필요하거나 유효 면적이 줄 수 있습니다. 조절 가능한 뒷면 막은 또 하나의 구동기지만, 휨을 만든 층들과 함께 설계해야 합니다.

SiCN은 형상 문제를 본딩 계면과 연결합니다. 같은 저온 PVD 플랫폼이 본딩 표면과 응력 제어막을 제공하면 열 예산과 장비 통합이 단순해질 수 있습니다. 그러나 공개 논문은 통합 공정의 교차 오염, 처리량, 유지보수, 소유 비용을 정량화하지 않았습니다.

생산 가치를 정하는 제어 폐루프

응력 보정은 계측과 증착이 안정적인 되먹임 폐루프를 만들 때 생산 가치가 생깁니다. 먼저 좌표 기준이 있는 전체 웨이퍼 높이 지도를 반복해 측정해야 합니다. 모델이 형상을 목표 응력·두께 분포로 바꾸고, 증착 장비가 조리법을 적용한 뒤 다시 측정해 잔차를 확인합니다. 이 과정은 장비의 체계적인 흔적과 제품별 편차를 구분해야 합니다.

폐루프에는 시간 예산이 있습니다. 고해상도 측정, 조리법 계산, 두꺼운 막 증착, 재측정이 수동 캐리어보다 생산 시간을 더 쓸 수 있습니다. 웨이퍼마다 지도를 만들면 계측 장비가 처리량을 제한하고, 로트 하나에 같은 조리법을 쓰면 초기 편차 때문에 보정 수율이 낮아질 수 있습니다. 제품·로트·웨이퍼 중 어느 단위가 경제적인지는 공개 논문만으로 정할 수 없습니다.

제어 안정성도 필요합니다. 잔차를 지나치게 보정하면 타깃 수명이나 챔버 상태에 따라 막 응력이 바뀔 때 다음 반복에서 목표를 넘을 수 있습니다. 기준 웨이퍼, 타깃 수명 추적, 보정할 수 없는 공간 형상에 대한 경보가 필요합니다. 안장 모양과 균일한 그릇 모양을 휨 숫자 하나로 합쳐서는 안 됩니다.

양산에서 봐야 할 값은 증착 응력이 아니라 다음 장비의 가동률과 시간당 양품 본딩 면적입니다. 더 두꺼운 막을 써도 척킹 실패와 가장자리 빈 공간을 막으면 이득일 수 있습니다. 반대로 평탄도 지도는 좋아도 공정 시간, 입자, 재작업 때문에 손해일 수 있습니다. 이 자료가 Evatec의 소재 결과를 공장 판단으로 바꿉니다.

구매 판단 수준의 검증에 필요한 자료

인증은 빈 실리콘이 아니라 여러 제품 적층의 초기 형상 지도에서 시작해야 합니다. 증착 전후, 본딩 온도, 본딩 후, 신뢰성 시험 뒤의 전체 휨과 국부 높이를 보고해야 합니다. 웨이퍼 수, 가장자리 제외, 막 균일도, 실패 분포도 필요합니다.

하이브리드 본딩 평가는 표면 거칠기, 본딩 파동 진행, 빈 공간 밀도, 구리 접촉 저항, 절연 파괴, 정렬 수율, 온도 순환을 포함해야 합니다. 가스 방출은 종류별 교정값과 검출 한계를 밝혀야 하며, 접착력은 실제 양산 고분자와 세정 순서를 사용해야 합니다.

PECVD 비교에서는 막 두께, 초기 형상, 후속 열이력을 같게 맞춰야 합니다. 비용에는 증착 시간, 타깃 사용률, 챔버 세정, 계측, 조리법 계산, 제거 공정을 넣어야 합니다. 그래야 2~3배 응력 효율을 생산 능력이나 수율로 환산할 수 있습니다.

응력 크기보다 중요한 본딩까지의 형상 경로

Evatec의 핵심 제안은 코팅 목록보다 강합니다. 막 응력을 미세 피치 본딩에 필요한 웨이퍼 형상을 만드는 구동기로 쓸 수 있다는 것입니다. 저온 SiCN은 계면을 만들고, 응력을 준 SiN·SiON은 300 mm 면 전체에서 두 표면이 만나도록 돕습니다. 보고한 범위는 PVD가 실제 형상을 바꿀 만큼 충분한 힘을 낸다는 점을 보여 줍니다.

근거의 경계도 분명합니다. 이 자료는 공급사 데이터를 담은 산업계 프로시딩 발표이며 여러 로트의 수율을 공개한 연구가 아닙니다. 최대 1,000 µm 보정과 2~3배 효율은 제품별 평가를 시작할 이유입니다. 모든 공정에서 우월하다는 결론은 아닙니다. 패키지 팀은 응력 숫자 하나보다 전체 웨이퍼 형상 경로와 본딩 수율로 판단해야 합니다.

출처와 저작권 안내

이 글은 IMAPSource 공식 프로시딩 PDF를 바탕으로 우리 표현으로 다시 쓴 독립 편집 요약입니다. 원문의 문장·도판·표를 재수록하지 않았습니다. 도판은 이 글을 위해 새로 만들었고 공급사가 보고한 값을 명시적으로 구분했습니다. 원 프로시딩 자료는 © 2025 IMAPS 및 저자에게 권리가 있습니다. 원문은 위 DOI에서 확인할 수 있습니다.