아키텍처
08-25[arch]GPU 복제 대신 데이터 이동을 줄인 오픈AI 할라페뇨28m08-24[arch]Vera CPU의 설계 기준: 88개 코어에 1.2TB/s를 배분한 이유20m07-26[arch]RTL 자동화의 핵심은 첫 코드 이후의 검증15m06-01[arch]아키텍처의 가능성을 운영 증거로 바꾼 ISCA 2026 기업 소속 논문 43편31m05-02[arch]동일 프로그램 가정을 버린 SPEC CPU 202616m03-22[arch]AI 시스템의 모든 계층을 스케줄링 문제로 바꾼 ASPLOS 2026 기업 소속 논문 44편29m01-31[arch]규모가 숨은 비용을 드러낸 HPCA 2026 기업 소속 논문 28편23m
# 2025
11-20[arch]AI 아키텍처 탐색의 경계, 실행 가능한 설계16m10-17[arch]구현 세부가 시스템 제약이 된 MICRO 2025 기업 소속 논문 35편26m08-06[arch]하드웨어와 소프트웨어의 경계를 다시 정한 ASPLOS 2025 기업 소속 논문 59편35m07-07[arch]GPU부터 FPGA까지, 하나의 스케줄러로 선점하는 법19m06-21[arch]실제 서버 구매에 쓰인 CPU 벤치마크17m06-20[arch]아키텍처가 실제 서비스에 들어간 과정, ISCA 2025 기업 소속 논문 43편28m03-30[arch]프리필의 연산과 디코드의 대역폭을 같은 SM에 채우는 POD-Attention13m03-01[arch]측정 결과를 운영 정책으로 연결한 HPCA 2025 기업 소속 논문 40편28m# 2023
03-24[arch]느린 PCIe 경계를 활용한 SmartNIC 키·값 저장소15m