광 링크의 에너지 수치는 회계 경계를 바꾸면 쉽게 좋아집니다. 변조기의 전기 구동 전력만 세면 효율이 높아 보이고, 광 손실은 별도 레이저 예산으로 넘어갑니다. 송신기는 등화기를 생략하고 호스트 SerDes가 이미 처리한다고 설명할 수 있으며, 호스트는 이를 일반 I/O 오버헤드로 분류합니다. 각 부품의 수치는 좋아지지만 랙은 결국 합계를 지불합니다.

Antroy Roy Chowdhury, Wahid Rahman과 Vladimir Stojanovic이 2025년 Journal of Lightwave Technology에 발표한 논문은 이 경계를 고정합니다. 연구진은 선형 구동, 레이저 전달형 코히어런트 실리콘 포토닉 송신기의 폐쇄형 모델을 만들고 전기 스윙, 소자 특성, 대역폭, 등화와 레이저 전력을 함께 최적화했습니다[1][2]. 224 Gb/s 16-QAM 링크에서 등화를 쓰지 않을 때 총에너지는 2.0 pJ/b, 송신기에 한 탭 피드포워드 등화기(FFE)를 넣으면 1.4 pJ/b, 호스트 SerDes에 한 탭 판정 궤환 등화기(DFE)를 두면 1.2 pJ/b로 예측됐습니다[1].

이 값들은 패키지에서 측정한 결과가 아니라 모델 예측치입니다. 중요한 점은 최적점이 움직이는 방향입니다. 작은 신호 처리 비용을 추가하면 더 낮은 스윙이나 제한된 대역폭을 허용할 수 있고, 전자회로와 레이저의 합계 에너지가 줄어듭니다. 가장 낮은 값은 호스트가 등화 작업을 맡을 때 나오므로 소유권 문제가 생깁니다. 광 엔진의 에너지만 줄었는지, 아니면 작업을 옮긴 뒤 시스템 총에너지가 줄었는지를 구분해야 합니다.

공동 최적화 경계에는 호스트 SerDes 등화, 코히어런트 광 송신기 회로와 전달형 레이저 경로가 함께 들어갑니다. 세 에너지 값은 224 Gb/s 16-QAM 조건의 모델 예측치이며 제품 실측 전력이 아닙니다. 하드웨어 형상은 원문 도판이 아닌 개념 재질 도판입니다. 이 글을 위해 새로 만든 도판입니다.

레이저 전달 방식의 열 및 손실 경계

레이저 전달형 구조는 광원을 뜨거운 광 엔진에서 떨어뜨리고 연속파 광을 패키지로 보냅니다. 스위치나 가속기 옆의 변조기가 이 광에 데이터를 싣습니다. 레이저를 분리하면 온도를 안정적으로 유지하고 교체하기 쉬우며 여러 광 엔진이 하나의 레이저 뱅크를 공유할 수 있습니다. 대신 광 분배기, 커넥터, 도파로와 결합기의 손실을 지나야 유효한 광이 변조기에 도달합니다.

따라서 전광 변환 전력을 반드시 포함해야 합니다. 레이저가 전기 입력을 특정 효율로 광 출력으로 바꿀 때 경로나 변조기 손실이 1 dB 늘면 필요한 전기 전력도 증가합니다. 구동기 스윙을 낮추기 위해 손실이 큰 동작점을 선택하면 에너지가 구동기에서 레이저로 이동할 수 있습니다. 한 소자만 최적화해서는 링크 최소점을 찾을 수 없습니다.

논문 모델이 공칭 레이저 출력보다 변조기에 전달된 광 출력을 기준으로 삼는 이유입니다. 외부 레이저 위치, 광섬유 경로와 분배 방식은 제품마다 다르지만 수신기는 목표 광 신호대잡음비를 필요로 합니다. 그 신호를 전달하는 데 든 전기 비용을 레인에서 분리하면 안 됩니다.

열 분리는 2차 효과도 만듭니다. 원격 레이저는 일정한 온도에서 동작할 수 있지만 변조기는 고전력 다이 옆에 있습니다. 변조기의 바이어스와 삽입 손실은 국부 온도에 따라 바뀌고 필요한 전달 광 출력도 달라집니다. 실제 제어기는 이 변화를 추적하고 노화 여유를 확보해야 합니다. 모델은 설계 방향을 제시하며, 패키지는 온도와 시간에 따른 분포를 입증해야 합니다.

함께 배분하는 코히어런트 선형성

16-QAM은 진폭과 위상을 이용해 심볼당 4비트를 전달합니다. 수신기가 잡음과 채널 왜곡 뒤에도 각 성상점을 복원할 수 있도록 송신기가 위치를 충분히 정확하게 만들어야 합니다. 구동기 비선형성, 변조기의 전달 특성, 제한된 대역폭, 위상 불균형과 레이저 잡음이 모두 오류 벡터에 영향을 줍니다.

일반적인 설계는 광 파형을 깨끗하게 만들기 위해 구동기 대역폭과 스윙을 넉넉하게 잡을 수 있습니다. 안정적이지만 전력이 큽니다. 공동 최적화는 일부러 완벽하지 않은 아날로그 경로를 작은 디지털 필터로 보정하는 편이 나은지를 묻습니다. 등화기 한 탭으로 저전력 구동기나 효율적인 변조기 바이어스를 쓸 수 있다면 필터 전력을 포함해도 합계가 줄 수 있습니다.

송신기 FFE는 현재 및 이전 데이터에 따라 출력 심볼을 조정합니다. 광 경로에 들어가기 전에 예측 가능한 대역폭 손실을 보상하지만 디지털 스위칭이 늘고 출력 범위가 커질 수 있습니다. 호스트 DFE는 검출한 판정을 이용해 심볼 간 간섭을 빼므로 송신 스윙을 높이지 않습니다. 모델에서 더 낮은 에너지가 나온 이유이지만 오류 전파와 수신기 타이밍을 제어해야 합니다.

이 결과가 모든 링크에서 한 탭 DFE가 최선이라는 뜻은 아닙니다. 채널 응답, 데이터 변환기 구조, 공정과 오류 목표에 따라 탭당 비용이 달라집니다. 논문은 연구 대상 송신기에서 등화 위치가 1차 아키텍처 변수임을 보여 줬으며, 다른 링크에 그대로 복사할 보편 수치를 제시한 것은 아닙니다.

2.0, 1.4와 1.2 pJ/b 의사결정 곡선

등화가 없는 2.0 pJ/b는 논문이 둔 소자와 링크 조건의 기준점입니다. 디지털 보상 없이 아날로그 송신기와 광 경로가 224 Gb/s 16-QAM 목표를 만족해야 합니다. 송신기에 한 탭 FFE를 더하면 최적점이 바뀌고 예측 총에너지가 1.4 pJ/b로 내려갑니다. 한 탭 보정을 호스트 DFE로 옮기면 1.2 pJ/b까지 낮아집니다[1][2].

2.0에서 1.2 pJ/b로 줄어든 40%를 무료 호스트 처리로 해석하면 안 됩니다. DFE 전력은 모델 경계 안에 있습니다. 정해진 조건에서 추가 DFE 에너지가 줄어든 구동기 및 레이저 에너지보다 작다는 뜻입니다. 배치된 SerDes에 이미 사용 가능한 DFE 구조가 있다면 한계 비용은 더 낮을 수 있습니다. 새 고속 데이터 경로나 클록 영역이 필요하면 구현 비용이 더 커질 수 있습니다.

이 곡선은 규격을 협의해야 할 위치도 알려 줍니다. 광 엔진 업체는 패키지 핀의 전기 신호를 보장하고, 스위치 설계자는 호스트 수신기 등화 이후 오류율을 규정할 수 있습니다. 공유 채널 모델이 없으면 양쪽이 같은 열화에 여유를 중복으로 붙입니다. 공동 설계는 중복 여유를 명시적인 분담으로 바꿉니다.

비교할 때는 거리, 심볼 속도, 코딩과 오류 목표를 동일하게 유지해야 합니다. 더 짧은 거리나 강한 오류 정정으로 얻은 낮은 pJ/b는 같은 곡선에 놓을 수 없습니다. 코딩 이후 실제 전달 비트 수도 같아야 합니다. 논문의 방법이 개별 수치보다 넓게 적용되는 이유는 이런 가정을 모델에 드러내기 때문입니다.

불완전해서 유용한 폐쇄형 모델

폐쇄형 모델은 회로와 소자 동작을 빠르게 계산할 수 있는 식으로 단순화합니다. 모든 조합을 제작하지 않고 전기 스윙, 커패시턴스, 변조 효율, 광 손실, 대역폭과 등화 설정을 탐색할 수 있습니다. 비싼 시험 칩을 만들기 전에 패키지와 공정 선택을 줄여야 하는 CPO 초기 설계에 적합합니다.

단순화는 증거의 한계도 정합니다. 기생 성분은 주파수에 따라 달라지고 변조기 응답은 비선형적이며 패키지 손실은 레인별로 다를 수 있습니다. 클록, 보정, 모니터 포토다이오드, 안전 제어와 여분 구조는 간단한 식에 완전히 들어가지 않을 수 있습니다. 이런 고정 비용을 더하면 최적점이 이동할 수 있습니다.

따라서 최소값 하나보다 민감도 분석이 중요합니다. 레이저 효율, 결합 손실, 온도, 소자 커패시턴스와 등화기 에너지를 현실적인 분포로 바꿔야 합니다. 같은 아키텍처가 계속 최적점 부근에 있으면 결론이 강합니다. 작은 손실 변화로 송신기 FFE와 호스트 DFE의 우열이 뒤집히면 적응 제어나 더 큰 여유가 필요합니다.

같은 연구진이 참여한 ISSCC 2026 측정은 별도의 보완 근거입니다. 짧은 직접 구동 MZM으로 212 Gb/s 코히어런트 송신기 동작점을 실제 측정했습니다[3]. 2025년 모델의 모든 매개변수를 검증한 것은 아니지만, 전자 및 광 공동 설계 방향이 고속 실리콘 구현으로 이어질 수 있음을 보여 줍니다. 모델과 측정은 같은 가정으로 연결해야 하며 서로 대신할 증거로 쓰면 안 됩니다.

소유권과 텔레메트리를 결정하는 등화기 위치

DFE를 호스트에 두면 모델상 링크 에너지가 낮아지지만 광 엔진은 호스트 신호 처리에 의존합니다. 이 필터를 설정하는 데 필요한 채널 상태를 인터페이스로 제공해야 합니다. 고정 프리셋은 좁은 공정 및 온도 범위에서 동작할 수 있지만, 실제 시스템에는 훈련, 모니터링과 고장 감지가 필요합니다.

텔레메트리는 전기 경로, 변조기, 레이저 분배와 수신기 가운데 어디서 여유가 줄었는지 구분해야 합니다. 그렇지 않으면 실제 원인이 광 출력 저하인데 호스트가 등화를 높여 문제를 숨기다가 보정 범위를 소진할 수 있습니다. CPO 관리 계층은 레이저 전류, 수신 광 출력, 바이어스, 온도, 오류 통계와 등화기 설정을 함께 보고해야 합니다.

고장 범위도 달라집니다. 여러 광 레인이 하나의 호스트 등화 블록이나 레이저를 공유하면 제어 오류 하나가 다수 링크에 영향을 줍니다. 여분 레이저와 레인 재매핑은 제어 계층이 원인을 구분할 수 있을 때만 효과가 있습니다. 에너지 최적점은 이를 유지하는 운영 아키텍처와 분리할 수 없습니다.

소프트웨어 업데이트의 소유권도 필요합니다. 호스트 펌웨어가 DFE 동작을 바꾸면 검증된 광 여유가 달라집니다. 광 엔진 인증은 호환 프리셋과 훈련 순서를 정해야 합니다. 반대로 손실 특성이 다른 광 타일로 교체하면 호스트 변경이 필요할 수 있습니다. 부품 경계를 넘어 에너지를 줄인 만큼 형상 관리도 그 경계를 넘어야 합니다.

모델 이후의 측정 과제

가장 명확한 검증은 같은 송수신기에서 등화 없음, 한 탭 송신 FFE와 한 탭 호스트 DFE를 각각 구현하는 것입니다. 전달 비트 수, 광섬유 거리, 온도와 오류 정정 이후 목표를 같게 하고 전기 전원과 레이저 입력에서 전력을 측정해야 합니다. 광 손실에는 패키지에서 예상되는 커넥터와 분배 경로를 포함해야 합니다.

한 최적점만 보고하지 말고 공정, 전압과 온도를 바꿔야 합니다. 오류 벡터 크기, 오류 정정 전 비트 오류율, 보정 여유와 레인별 총에너지를 제시해야 합니다. 제어, 클록과 적응 전력도 포함해야 합니다. 다른 기능에 이미 필요한 호스트 블록을 등화에 재사용한다면 총전력과 추가 전력을 모두 보고하는 편이 정확합니다.

다중 레인 동작도 중요합니다. 공유 레이저 잡음, 전원 결합과 열 구배는 레인 사이의 오류를 상관시킬 수 있습니다. 단일 레인 모델은 여러 코히어런트 송신기가 동시에 동작할 때 필요한 전력과 여유를 놓칠 수 있습니다. 패키지 검증은 집계 레인 수와 동시 활성 조건을 밝혀야 합니다.

마지막으로 노화를 에너지로 환산해야 합니다. 결합 손실이 늘거나 레이저 효율이 낮아지면 제어기가 레이저 전력을 높이면서 링크는 계속 정상 동작할 수 있습니다. 가용성은 유지되지만 에너지는 발표 수치에서 멀어집니다. 장기 텔레메트리가 이 변화를 보여 줘야 하며, 오류 정정 성공을 변화가 없다는 근거로 사용하면 안 됩니다.

시스템 판단: 하나의 비용 경계

이 논문의 핵심 기여는 계산 규칙입니다. 호스트, 광 송신기와 레이저 분배는 독립된 에너지 영역이 아닙니다. 전기 스윙은 변조기 동작을 바꾸고, 광 손실은 레이저 전력을 바꾸며, 대역폭은 등화를 바꾸고, 등화 위치는 어느 칩이 비용을 내는지를 바꿉니다. 이 결합을 무시하면 부품의 최소점이 시스템의 최대점이 될 수 있습니다.

CPO를 구매할 때 모든 pJ/b 수치에 네 가지를 확인해야 합니다. 레이저 전광 변환 전력을 포함했는지, 광 손실을 어느 지점에서 측정했는지, 어떤 등화와 오류 정정 기능을 포함했는지, 명시한 온도와 거리에서 측정값인지 모델값인지를 물어야 합니다. 경계가 다른 제품은 제목의 숫자만으로 순위를 정할 수 없습니다.

예측된 1.2 pJ/b는 아직 제품 약속이 아닙니다. 정해진 224 Gb/s 코히어런트 링크 모델에서 호스트 DFE 한 탭이 추가 아날로그 대역폭보다 가치가 있을 수 있다는 근거입니다. 실리콘이 확정되기 전에 분할 방식을 바꾸므로 실행 가능한 인사이트입니다. 더 넓은 결론도 명확합니다. CPO는 전기 경로의 거리를 줄이지만, 전자회로, 광자와 호스트 처리를 하나의 비용으로 계산할 때만 에너지도 줄입니다.

출처와 저작권 안내

이 글은 Journal of Lightwave Technology 논문과 Optica가 공개한 공식 초록 및 논문 이력을 바탕으로 Silicon & Systems가 독립적으로 작성한 편집 분석입니다. 보고된 에너지 값은 모델 예측치로 구분했고 시스템 수준 함의는 독자적으로 분석했습니다. 원문의 문장, 수식, 차트와 표를 옮기지 않았으며 하드웨어 도판은 이 글을 위해 새로 제작했습니다. 원 논문의 저작권은 (c) IEEE 2025에 있습니다. 원문은 doi:10.1364/JLT.43.004338에서 확인할 수 있습니다.