메모리 기술은 보통 10년쯤 무르익은 뒤에야 표준이 만들어진다. High Bandwidth Flash(HBF)는 순서가 반대다. Sandisk가 2025년 2월에 개념을 처음 공개했고, 같은 해 8월 FMS에서 SK hynix와 양해각서를 맺었으며, 2026년 2월에 표준화 컨소시엄이 출범했다. 그리고 2026년 8월 3일, 두 회사는 컨소시엄 출범 여섯 달 만에 첫 HBF 기술 규격을 Open Compute Project(OCP)를 통해 공개했다[1]. 그 사이 Google과 Tenstorrent가 컨소시엄에 합류했고, FMS 2026에서는 Google DeepMind가 이 기술의 자리를 논하는 패널에 나왔다[3]. 2년 전에는 존재하지 않던 메모리 계급 하나에 모인 얼굴로는 이례적으로 화려하다.

서두르는 이유는 산수에 있다. 프런티어 모델의 가중치는 이제 테라바이트 단위인데 최상급 GPU가 품는 HBM은 수백 기가바이트에 그치고, 에이전트형 서빙 스택은 동시 컨텍스트마다 자라나는 KV 캐시를 그 위에 얹는다. 용량이 바닥나면 업계의 관행적인 답은 GPU를 더 사는 것이었다. 옆에 붙은 메모리를 얻으려고 연산 값을 치르는 셈이다. HBF가 내미는 거래는 다르다. HBM이 DRAM을 쌓듯 낸드를 쌓고, 나노초 대신 마이크로초 읽기를 감수하는 대가로, 자주 읽되 드물게 쓰는 데이터를 위해 스택 하나에 0.5TB를 붙이자는 것이다. 아래에서는 규격이 정의한 내용, 실리콘이 거기에 도달하는 방법, 그리고 이 아이디어가 어디서 통하고 어디서 통하지 않는지를 첫 독립 측정들이 그은 경계까지 정리한다.

규격이 못 박은 것

이 문서는 소자 데이터시트가 아니라 시스템 계약서에 가깝다. xPU와 HBF 사이의 호스트 인터페이스, 전기적 규칙, 다이 스택의 패키징·신뢰성 지침, 기본 성능 기대치, 그리고 읽기·쓰기 동작을 위한 소프트웨어 가이드를 정의한다[1]. 결정 세 개가 특히 중요하다. 첫째는 용량이다. 규격은 8단과 16단 낸드 다이 스택을 허용하고 스택당 512GB까지 도달한다. 감을 잡자면, 오늘 HBM 스택 여덟 개를 두르는 GPU가 같은 수의 HBF 스택을 두르면 옆자리에 4TB가 놓인다. 둘째, 속도는 고정값이 아니라 등급이다. 대역폭 등급 세 개가 스택당 약 0.4TB/s에서 3.0TB/s까지 걸쳐 있어, 비용에 민감한 설계와 대역폭에 굶주린 설계가 하나의 생태계를 나눠 쓸 수 있다. 셋째가 가장 결정적인데, 호스트 링크로 전용 PHY가 아니라 개방형 칩렛 인터커넥트인 UCIe를 채택했다. 이 선택은 HBF를 특정 업체의 로드맵이 아니라 UCIe 포트를 가진 모든 패키지(즉, GPU, 커스텀 가속기, 그리고 점점 늘어나는 칩렛 기반 설계)로 향하게 한다.

주목할 점은 발표 장소다. 메모리 표준은 원래 JEDEC에 산다. OCP를 통해 공개했다는 것은 의도한 고객이 누구인지에 대한 선언으로 읽힌다. 실리콘이 굳기 전에 인터페이스에 영향력을 행사하고 싶은 하이퍼스케일러들, 이미 랙과 가속기 모듈을 표준화해 온 바로 그 무대의 주인들이다.

첫 HBF 규격이 정의하는 것. a, 규격은 호스트 인터페이스와 전기 규칙, 스택 패키징·신뢰성, 읽기·쓰기 소프트웨어 가이드를 다루며, xPU와의 연결로 칩렛 인터커넥트 UCIe를 채택한다. b, 정의된 범위. 8단과 16단 스택으로 최대 512GB, 0.4~3.0TB/s의 대역폭 등급 세 개, 그리고 2025년 초 개념 공개에서 2026년 말 샘플까지 이어지는 일정. 이 글을 위해 새로 만든 도판.

낸드가 HBM의 영토에 닿는 방법

낸드 다이 하나는 초당 테라바이트 근처에도 못 가므로, 흥미로운 질문은 다이를 쌓으면 어떻게 가능해지는가다. Sandisk의 1세대 설계는 두 층위의 병렬성으로 답한다[2]. 다이 안에서는 CBA(CMOS bonded to array) 공정이 로직 웨이퍼를 메모리 어레이에 직접 접합하고 어레이를 수많은 독립 서브어레이로 쪼갠다. 서브어레이마다 자체 접근 채널이 있어, 다이 하나가 느린 소자 하나가 아니라 작은 소자들의 넓은 배열처럼 움직인다. 스택 차원에서는 256Gb 다이 16장을 얇게 갈아 휨을 관리하며 쌓고 베이스 다이로 묶는데, 이는 HBM이 쓰는 패키징 규율 그대로다. 공표된 1세대 목표는 읽기 대역폭 1.6TB/s와 스택당 512GB이고, 풋프린트와 전력, 스택 높이가 HBM4에 근접한다. 인터포저 위에서 HBM 옆자리에 나란히 앉히는 그림이 성립하는 근거다. 로드맵은 같은 패턴을 연장한다. 2세대와 3세대는 각각 2TB/s 초과와 3.2TB/s, 스택 용량 1TB와 1.5TB를 겨냥한다.

경제성 주장은 발표 자료에서 가장 날카로운 한 문장이다. 스택당 비슷한 비용으로 HBM의 8~16× 용량. 낸드 비트는 DRAM 비트보다 근본적으로 싸고, HBF는 그 이점을 가격이 아니라 용량에 쓴다. 샘플은 2026년 하반기, HBF를 실은 첫 AI 추론 장치는 2027년 초로 예고되어 있다.

HBF 스택의 내부. a, CBA가 CMOS 로직 웨이퍼를 낸드 어레이에 접합하고 어레이를 독립적으로 주소화되는 다수의 서브어레이로 나눈다. 얇게 간 다이 16장이 베이스 다이 위에 쌓여 HBM의 패키징 규율을 그대로 따른다. b, 공표된 위치. 1세대 HBF는 HBM4급 풋프린트와 전력 범위 안에서 1.6TB/s와 스택당 512GB를 겨냥하며, 나노초 지연을 내주는 대신 비슷한 비용으로 8~16× 용량을 얻는다. 이 글을 위해 새로 만든 도판.

작은 글씨는 쓰기 경로에 있다

낸드가 낸드이기를 멈춘 것은 아니다. 읽기는 마이크로초 단위로 끝나 HBM보다 대략 두 자릿수 느리고, 수십 킬로바이트의 페이지 단위로 도착하므로 작은 무작위 접근은 건드린 대역폭 대부분을 버린다. 수명은 프로그램/소거 횟수로 묶여 있고, 이는 아무리 쌓아도 달라지지 않는다. 규격이 전기 규칙과 함께 소프트웨어 읽기·쓰기 가이드를 내놓은 것 자체가 이 사실의 솔직한 인정이다. HBF는 느린 HBM처럼 투명하게 쓰는 판이 아니라, 데이터를 의도적으로 골라 얹어야 하는 계층이다.

규격 공개 몇 주 안에 나온 첫 독립 측정들이 그 경계를 정확히 긋는다. KV 중심 서빙을 겨냥한 풀스택 특성 분석은, HBF를 SSD 오프로드 대상의 단순 대체재로 쓰는 접근이 그대로 실패한다는 것을 보였다. 바쁜 서빙 노드의 일시적 KV 캐시는 하루 140TB 규모의 쓰기를 만들어 낼 수 있는데, 이 양은 플래시 수명과 정면으로 충돌하고, 페이지 단위 읽기는 유효 대역폭을 깎아 먹는다[4]. 같은 연구들이 읽기 위주 데이터에 대해서는 정반대 결과를 낸다. 모델 가중치, 그리고 에이전트형·RAG형 서빙이 요청마다 재사용하는 공유 사전 계산 KV 프리픽스는 가속기를 먹여 살릴 속도로 HBF에서 흘러나온다[5][6]. 그래서 떠오르는 분업은 세 겹이다. HBM은 활성 KV와 쓰기 많은 상태를, HBF는 크고 읽기 위주인 객체를, SSD는 차가운 나머지를 맡는다. SK hynix도 공급자 쪽에서 같은 모양을 주장해 왔다. LLM 추론을 위한 HBM+HBF 하이브리드 구성을 제안했고[7], FMS 기조연설에서도 HBF를 단품이 아니라 에이전트 AI 시대의 계층형 메모리 구조 안에 놓았다[3].

본지 독자라면 익숙한 패턴일 것이다. Meta의 Vistara가 통한 이유는 서버 풋프린트 대부분이 차갑고 느린 계층은 트래픽이 아니라 용량을 흡수하기 때문이었다. Beluga가 KV 서빙을 풀링된 DRAM 계층 위에 다시 세운 것도 KV 데이터가 읽기 위주이고 재사용된다는 성질 덕분이었다. HBF는 같은 논리를 계층 하나 아래에 적용한다. 다만 지연 격차가 2배가 아니라 천 배 단위라서, 배치를 결정하는 소프트웨어의 역할이 여기서는 더욱 무거워진다.

HBF가 맞는 자리와 맞지 않는 자리. a, 초기 연구들이 수렴하는 서빙 계층 구조. HBM은 활성 KV와 쓰기 많은 상태를 지키고, HBF는 가중치와 공유 읽기 위주 KV 프리픽스를 들며, SSD는 차가운 용량을 맡는다. b, 그 경계를 긋는 제약들. 마이크로초 페이지 단위 읽기, 프로그램/소거 횟수로 묶인 수명, 그리고 바쁜 노드에서 하루 100TB급에 이를 수 있는 일시적 KV 쓰기량. 이 글을 위해 새로 만든 도판.

우리가 읽은 결론

규격은 제품이 아니고, 미증명 목록은 길다. 독립적으로 검증된 실리콘은 아직 없고, 0.4~3.0TB/s 등급은 측정치가 아니라 허용 범위이며, 스택당 비슷한 비용이라는 경제성 주장은 공급사 정확히 둘이 시험대에 올린다. 가격 불만으로 유명해진 HBM 시장의 셋보다도 하나 적은 수다. 그럼에도 우리는 속도와 참석자 명단이 이 발표의 본론이라고 본다. 투자자 행사의 슬라이드였던 개념이 18개월 만에 개방형 멀티벤더 인터페이스 규격이 됐고, 가장 큰 고객이 될 법한 두 회사가 첫 샘플도 나오기 전에 테이블 안쪽에 앉았으며, 쓰기 경로의 한계는 출시 뒤에 발견되는 대신 출시 전에 제3자 손으로 문서화됐다. 이 순서는 투기적 메모리보다는 착륙 지점을 미리 다지는 산업의 모습에 가깝다. HBF가 AI 메모리 계층의 네 번째 상비 계층이 될지는 이제 소프트웨어에 달렸다. 앞서 계층화 소프트웨어들이 그랬듯, 각 바이트를 감당 가능한 가장 싼 메모리로 보내는 법을 스케줄러와 서빙 스택이 배워야 한다. 지난 3년간 CXL 계층에서 배운 교훈의 상당 부분은 거의 그대로 옮겨 쓸 수 있다.

출처와 저작권 안내

이 글은 Silicon and Systems가 작성한 편집 요약이다. 2026년 8월 3일 Sandisk와 SK hynix가 Open Compute Project를 통해 공개한 HBF 발표문과 규격 개요, FMS 2026 발표, 그리고 위에 인용한 독립 연구들의 내용을 우리 표현으로 재서술했다. 해당 자료의 문장과 도판은 여기에 재수록하지 않았고, 이 페이지의 도판은 이 요약을 위해 새로 만들었다. 규격과 보도 자료의 저작권은 (c) Sandisk Corporation, SK hynix Inc. 2026에, 인용한 측정 연구의 저작권은 각 저자에게 있다.