칩의 연산 능력은 대체로 면적에 따라 늘지만 기존 I/O는 둘레를 통해 들어옵니다. Lightmatter는 이 차이를 패키지 둘레 문제로 설명합니다. 컴퓨트 칩렛 수가 늘수록 통신 수요는 빠르게 증가하지만 외곽 길이는 같은 속도로 늘지 않습니다. Passage M1000은 수동 인터포저를 4,000 mm² 규모의 3D 포토닉 네트워크로 바꿉니다[1].
플랫폼은 8개 포토닉 타일을 2×4로 연결합니다. 최대 34개의 고객 칩렛이 표준 패키지 공정으로 네트워크 위에 부착되고, SerDes 1,024개가 전기 종단점을 광 송수신기에 연결합니다. Lightmatter는 송신과 수신을 합해 최대 114 Tb/s, 광섬유 256개를 제시합니다. 114 Tb/s는 한 방향의 동시 대역폭이 아니라 양방향 수치의 합이라는 점을 구분해야 합니다.
마이크로링이 수직 적층 밀도를 만드는 방식
포토닉 인터포저는 많은 전기 종단점 아래에 넣을 만큼 광 변환 회로가 작아야 합니다. Lightmatter는 지름 약 15 µm의 마이크로링 변조기와 수신기를 사용하며, 인덕터 없는 드라이버와 아날로그 전단을 포함한 송수신 회로 면적을 0.006 mm²로 보고합니다. 측정 예시는 56 Gb/s NRZ이고 플랫폼은 112 Gb/s PAM4도 지원합니다[1].
마이크로링은 변조와 파장 다중화를 작은 구조에 결합하지만 온도와 공정 편차에 따라 공진점이 움직입니다. 회사는 피드백 제어를 사용해 0°C부터 105°C까지 동작한다고 설명합니다. 따라서 제어 루프, 히터 전력과 외부 레이저도 링크의 일부이며 광 종단점 면적만으로 비용을 판단할 수 없습니다.
인터포저가 장애 경로를 우회하는 경로
각 타일에는 수평 광 버스, 레티클 경계를 넘는 도파로와 광 회로 스위치가 있습니다. 스위치는 대체 광섬유 경로를 선택할 수 있어 여분의 부착 지점이 단순 예비 커넥터가 아니라 라우팅 자원이 됩니다. 인접 타일은 전기 금속 배선으로도 연결됩니다. 긴 고대역폭 경로는 광학이 담당하고, 가까운 연결과 제어에는 금속을 사용하는 두 계층 네트워크입니다.
위쪽 칩렛에 전력을 공급하고 열을 빼는 기능도 필요합니다. Lightmatter는 369 mm² 열 시험 칩을 1.47 W/mm²로 구동했고 Passage의 실리콘 관통 비아가 2.5 A/mm²를 넘게 지원한다고 제시합니다[1]. 포토닉 층이 컴퓨트 아래에서 전력 전달을 막는지 확인하기 위한 시험입니다. 다만 칩렛 34개를 넣은 모든 고객 패키지의 열 사양을 입증한 것은 아닙니다.
M1000 수치가 의미하는 범위
사양표에는 실리콘 4,000 mm², 칩렛 34개, SerDes 1,024개, 광섬유 256개와 최대 114 Tb/s가 나옵니다. 이는 광 엔진 하나보다 반도체 공정으로 만든 광 백플레인에 가까운 규모입니다. 회사는 향후 200 Tb/s XPU와 400 Tb/s 스위치 연결도 제시하지만 이 수치는 측정된 M1000 응용이 아니라 플랫폼 전망입니다.
증거 수준을 나눠 봐야 합니다. 발표 자료에는 측정된 광 링크, SerDes 아이, 마이크로링 동작, 전력 전달 시험 구조와 타일 세부 사항이 있습니다. 완성된 고객 AI 시스템 벤치마크, 4,000 mm² 전체 조립 수율과 현장 신뢰성은 공개되지 않았습니다. 플랫폼의 기술 설명은 구체적이지만 상용 규모는 고객 배치 자료가 더 필요합니다.
패키지가 네트워크 영역이 되는 과정
Passage M1000은 스위칭 위치를 바꿉니다. 기존 패키지는 고정된 전기식 점대점 링크를 연결하고 라우팅은 외부 스위치가 맡습니다. 광 인터포저는 패키지 안에서 경로를 바꾸고 광섬유까지 직접 전달할 수 있습니다. 가속기 사이의 전기 경계를 줄이는 대신 네트워크 제어, 광 보정과 패키지 제조가 하나의 제품에 들어갑니다.
통합은 기회이자 위험입니다. 수율이 확보되면 패키지 둘레가 지배적인 I/O 한계에서 벗어나고 칩렛 면적에 비례하는 패브릭을 만들 수 있습니다. 보정이나 조립이 규모를 따라가지 못하면 큰 공유 포토닉 층이 공통 장애 및 비용 영역이 됩니다. 따라서 다음 결정적 증거는 더 큰 합산 대역폭 숫자가 아니라 실제로 출하된 멀티칩 시스템입니다.
인터포저가 능동 네트워크 기판이 되는 과정
기존 실리콘 인터포저는 주로 컴퓨트와 메모리 칩렛 사이의 전기 배선을 제공합니다. Passage는 광 경로와 인터페이스를 넣어 기판이 배치만 제공하지 않고 통신에 참여하게 합니다. 컴퓨트 다이는 짧은 거리에서 전기적으로 붙고, 긴 패키지 간 경로는 광섬유로 나갑니다[1]. 구리가 효율적인 짧은 구간에만 전기 연결을 남기려는 구분입니다.
능동 인터포저는 의존성도 집중시킵니다. 수동 배선 하나의 고장은 한 링크에 그칠 수 있지만 공유 광 제어, 레이저 분배 또는 스위칭의 고장은 여러 다이에 영향을 줄 수 있습니다. 장애 범위와 우회 경로를 위에 붙는 고가의 컴퓨트 자원에 맞춰야 합니다. 조립된 컴퓨트 다이의 가치가 기판보다 훨씬 클 수 있으므로 양품 인터포저를 미리 선별하는 검사가 중요합니다.
3D 통합은 마이크로범프 밀도, 광 결합부, 전력 공급과 기계적 평탄도를 동시에 맞춰야 합니다. 광층이 큰 전류용 전원 연결의 금지 영역을 차지해서는 안 됩니다. 냉각 장치를 막거나 조립 응력을 높이지 않으면서 광섬유도 배치해야 합니다. 이 형상 제약이 실제 레인 수와 정비 가능성을 결정하므로 대역폭 결과의 일부입니다.
타일 수의 곱이 응용 대역폭은 아닌 이유
M1000은 반복되는 전기 및 광 인터페이스 타일의 합으로 총 대역폭을 제시합니다[1]. 타일 구조는 같은 블록을 검증해 큰 패브릭으로 조합할 수 있다는 장점이 있습니다. 그러나 원시 레인 합계는 트래픽 분포, 동시 통신 종단 수와 프로토콜 및 토폴로지 손실을 알려 주지 않습니다.
여러 컴퓨트 칩렛이 한 목적지로 보내면 모든 레인의 합에 도달하기 전에 내부 링크나 광 출력이 한계가 될 수 있습니다. 균형 잡힌 인접 통신은 로컬 용량을 더 많이 사용할 수 있습니다. 따라서 포트 수 합계가 아니라 트래픽 행렬과 실제 전달 대역폭을 보고해야 합니다. 전체 축소, 전체 대 전체와 장애 조건은 서로 다른 위치를 압박하므로 집합 통신별 결과가 필요합니다.
지연도 여러 단계로 나뉩니다. 로컬 다이와 인터포저 사이는 짧지만 광 경로에는 변조, 전파, 스위칭과 검출이 들어갑니다. 광 스위치를 사용하면 회선 설정과 재구성 시간도 추가됩니다. 큰 일괄 전송은 준비 시간을 나눌 수 있지만 작은 동기화는 모든 단계를 드러냅니다.
마이크로링은 밀도 대신 제어를 요구하는 조건
Passage는 마이크로링을 포함한 실리콘 포토닉 소자를 사용합니다. 링은 작고 제한된 면적에 파장 선택 장치를 많이 둘 수 있습니다. 공정과 온도에 따라 공진 파장이 움직이므로 제어 루프가 목표 파장에 맞춰야 합니다. 히터, 감시기와 제어기의 전력 및 면적도 인터포저 예산에 포함됩니다.
뜨거운 가속기 옆에서 링 수천 개가 동작하면 튜닝은 장비 전체의 문제가 됩니다. 제조 시 보정만으로는 워크로드 온도 변화를 따라갈 수 없습니다. 빠른 제어는 변화를 따르지만 전력과 잡음을 늘리고, 느린 제어는 순간적인 링크 여유 감소를 허용합니다. 오류가 늘기 전에 열화 경로를 찾도록 튜닝 범위와 남은 여유를 원격 측정해야 합니다.
파장 분할 다중화는 한 도파로에 여러 반송파를 넣어 대역폭을 높입니다. 파장 수가 늘면 레이저 안정성, 필터 간격과 누화 조건도 엄격해집니다. 한 소자가 넓은 범위에서 조절된다는 결과만으로 부족하며 모든 파장이 온도 범위에서 동시에 동작해야 합니다.
전력 공급이 신호 밀도와 경쟁하는 구도
AI 패키지는 낮은 전압에서 큰 전류를 사용합니다. 인터포저와 패키지는 조밀한 전기 및 광 I/O와 함께 낮은 저항의 전력 경로, 디커플링 커패시터와 전압 조절을 제공해야 합니다. 가장자리와 기판 면적을 광섬유에 사용해도 컴퓨트 다이에 전달할 전류는 줄지 않습니다. 어떤 배치에서는 신호보다 전력 공급이 칩렛 수와 위치를 제한할 수 있습니다.
열 설계도 같은 공간을 두고 경쟁합니다. 포토닉스는 일정한 온도가 유리하지만 컴퓨트 다이는 크고 빠르게 변하는 열점을 만듭니다. 가속기에 맞춘 냉각판이 광섬유 경로를 막거나 광 구조에 압력을 줄 수 있습니다. 레이저를 외부로 옮기면 열원 하나를 줄이지만 광 분배와 커넥터 손실이 추가됩니다.
비트당 에너지에는 공유 기반 시설을 모두 넣어야 합니다. 전기 SerDes, 광 변조와 검출, 튜닝, 레이저 벽면 전력, 리타이밍과 패브릭 제어가 포함됩니다. 학습 트래픽은 연산 단계에서 기다리므로 유휴 전력도 중요합니다. 전력 차단이나 파장 중지는 다음 집합 통신을 늦추지 않는 기동 시간을 가질 때만 유용합니다.
광 회선 스위칭에 필요한 스케줄링
재구성 가능한 광 패브릭은 회선을 만든 뒤 낮은 데이터 경로 에너지로 종단을 연결할 수 있습니다. 비용은 어느 회선을 언제 만들지 정하는 과정으로 이동합니다. 수요가 스위치보다 빨리 바뀌면 트래픽이 기다리거나 덜 직접적인 경로를 사용합니다. 스케줄러에는 예정된 집합 통신 정보가 필요하므로 모델 런타임과 네트워크 제어 사이의 인터페이스가 생깁니다.
반복되는 학습 단계는 기회입니다. 집합 통신 패턴을 미리 알면 회선을 선제 설정하고 여러 반복에서 재사용할 수 있습니다. 전문가 혼합과 추론은 불규칙해 정적 계획의 효과가 작습니다. 큰 예측 가능 전송에는 광 회선을, 순간 트래픽과 제어에는 패킷 경로를 사용하는 혼합 구조가 현실적일 수 있습니다.
장애 복구는 광 경로와 집합 통신 계획을 함께 바꿔야 합니다. 파장이나 광섬유 하나가 사라지면 랭크별 용량이 비대칭으로 줄 수 있습니다. 가장 느린 생존 경로가 전체 작업의 지연 원인이 되지 않게 해야 합니다. 장시간 학습에서는 정상 최대 대역폭만큼 복구 시간과 성능 저하 상태의 대역폭이 중요합니다.
플랫폼의 성패을 좌우하는 제조 근거
Hot Chips 자료는 목표 아키텍처, 능동 인터포저 개념과 M1000의 통합 규모를 보여 줍니다. 제조와 시스템 운영의 근거가 더 필요합니다. 인터포저 수율, 조립 후 다이 수율, 광 결합 손실 분포, 동시 다중 파장 오류율과 열 순환 결과를 공개해야 합니다. 모듈을 폐기하지 않고 허용할 수 있는 레인 고장 수와 중복 전략도 필요합니다.
시스템 시험은 완전히 채운 패키지 여러 개를 실제 광 토폴로지로 연결해야 합니다. 같은 거리와 과다 구독 조건의 최신 전기 기준과 응용 전달 대역폭, 꼬리 지연, 벽면 전력과 학습 단계 시간을 비교해야 합니다. 광 구조가 없앤 전기 스위치와 리타이머, 새로 추가한 레이저와 광 스위치를 모두 계산해야 합니다.
Lightmatter의 중심 제안은 인터포저를 AI 패키지의 확장 가능한 네트워크 경계로 만드는 것입니다. 케이블 하나를 바꾸는 것보다 칩렛의 부착 위치와 트래픽 스위칭 지점을 바꾸는 큰 변화입니다. 기술 개념은 일관됩니다. 많은 고가 컴퓨트 다이를 붙였을 때 능동 인터포저 수율, 열 제어, 전력 공급과 패브릭 스케줄링을 관리할 수 있는지가 도입을 결정합니다.
출처와 저작권 안내
이 글은 Lightmatter의 Hot Chips 2025 공식 발표 자료를 바탕으로 Silicon & Systems가 독립적으로 작성한 편집 요약입니다. 회사 수치의 방향성과 증거 범위를 유지해 아키텍처를 우리 표현으로 다시 설명했습니다. 원문의 슬라이드, 현미경 사진, 차트와 평면도를 옮기지 않았습니다. 본문 도판은 이 글을 위해 새로 제작했습니다. 발표 자료의 저작권은 (c) Lightmatter 2025이며 모든 권리가 보유됩니다.