코패키지드 옵틱스(CPO)는 흔히 전송 거리 문제로 설명됩니다. 레인 속도가 높아질수록 구리 배선의 손실이 커지므로 광 엔진을 스위치나 가속기 가까이 옮긴다는 설명입니다. 방향은 맞지만, 변환 지점을 옮긴다고 전기적 비용이 자동으로 사라지지는 않습니다. 변조기에는 여전히 전압 스윙, 대역폭과 선형성이 필요하고, 삽입 손실이 커지면 레이저 전력을 더 써야 합니다. 긴 진행파 구조는 CPO가 아껴야 할 패키지 가장자리도 차지합니다.
UC Berkeley, MediaTek과 Ayar Labs가 ISSCC 2026에 발표한 연구는 랙 네트워크보다 이 국부 경계를 다룹니다. 45 nm CMOS-SOI 공정에서 만든 송신기는 길이 400 µm의 순방향 바이어스 PIN 마하젠더 변조기(MZM)를 직접 구동합니다. 연구진은 O-band 단일 파장에서 세기 변조 방식으로 106 Gb/s PAM4, 코히어런트 방식으로 212 Gb/s 16-QAM을 측정했습니다[1][2]. 별도 패키지에 놓인 긴 변조기 없이 위상과 진폭을 함께 사용하는 신호를 만들었다는 점이 핵심입니다.
이 결과를 212 Gb/s CPO 포트 전체가 0.91 pJ/b로 동작한다는 뜻으로 읽으면 안 됩니다. 0.91 pJ/b는 해당 코히어런트 동작점에서 송신기 전기 에너지로 보고된 값입니다. 공개 기술 요약은 레이저 전력까지 합치면 1.63 pJ/b라고 밝힙니다[2]. 수신기, 클록, 제어, 여분 레인과 패키지 손실은 포함되지 않습니다. 따라서 이 논문이 입증한 범위는 짧은 캐리어 주입형 MZM이 코히어런트 CPO 송신부의 면적과 에너지를 경쟁력 있는 수준으로 낮출 수 있다는 데 있습니다.
패키지 경계를 바꾸는 변조기 길이
진행파 MZM은 전극을 전송선로로 다룹니다. 밀리미터 길이에서 광파와 전기파의 진행 속도를 맞추면 높은 대역폭을 얻을 수 있지만, 전극 손실, 종단 전력, 배선 면적과 고주파 임피던스 제어가 뒤따릅니다. 대형 컴퓨트 패키지 둘레에 동일 구조를 수십 개 반복하면 광 레인이 차지하는 가장자리 길이가 빠르게 늘어납니다. 이 공간은 전력 공급, 메모리 인터페이스, 다이 간 연결, 검사 회로와 광섬유 결합부가 함께 사용해야 합니다.
이번 송신기는 400 µm의 집중소자형(lumped) 변조기를 사용합니다. 사용 대역에서 분포 전송선로보다 커패시터에 가까운 부하로 보이기 때문에, 활성 영역을 줄이면 구동기가 이동해야 할 전하와 배치 면적을 함께 줄일 수 있습니다. Berkeley의 공개 요약은 동일 다이의 진행파 구현보다 변조기 면적 효율이 약 5배 높다고 설명합니다[2]. CPO에서는 레인당 에너지뿐 아니라 패키지 가장자리 1 mm에서 확보하는 대역폭이 중요하므로 이 비교가 의미가 있습니다.
다만 캐리어 주입 방식에는 다른 제약이 생깁니다. 순방향 바이어스로 실리콘에 캐리어를 주입하면 굴절률을 효율적으로 바꿀 수 있지만, 캐리어 수명이 속도를 제한하고 응답이 비선형적으로 변할 수 있습니다. 코히어런트 송신기는 진폭과 위상을 정확히 제어해야 하므로 회로와 변조기를 따로 최적화하기 어렵습니다. 이 연구의 기여는 단순히 작은 소자를 선택한 것이 아니라, 짧고 비선형적인 소자를 전자회로와 함께 설계해 고속 송신기로 만든 데 있습니다.
단일 다이 집적은 닫아야 할 인터페이스도 바꿉니다. 별도 광 다이를 쓰면 구동 신호가 범프와 패키지 배선을 지나 변조기에 도달합니다. 단일 다이는 이 경계를 없애는 대신 포토닉 공정, 트랜지스터 성능과 열 특성을 하나의 제조 수율에 묶습니다. 기생 부하를 줄이는 이점과 공정 결합에 따른 부담을 함께 계산해야 합니다.
서로 다른 질문을 다루는 두 동작점
106 Gb/s PAM4 결과는 세기 변조 직접 검출(IMDD)을 사용합니다. 광 세기로 네 개 레벨을 표현하고 수신기는 이를 직접 검출하므로 수신부 계약이 단순합니다. 공개 요약에서 이 동작점의 송신기 전력은 93 mW, 에너지는 0.88 pJ/b입니다[2]. 짧은 캐리어 주입형 소자로 실용적인 4레벨 신호를 만들 수 있음을 보여 줍니다.
212 Gb/s 결과는 16-QAM 코히어런트 변조를 사용합니다. 두 직교 성분을 제어해 심볼당 4비트를 싣습니다. 코히어런트 수신은 진폭과 위상을 모두 읽을 수 있지만 광 하이브리드, 국부 발진광 처리, 밸런스드 검출과 디지털 신호 처리가 필요합니다. 송신기 전력은 194 mW이고 보고된 에너지는 0.91 pJ/b입니다[1][2]. 비트 전력이 비슷한 상태에서 비트율을 두 배로 높인 점이 중요한 결과이지, 전체 링크가 동일하게 단순하다는 뜻은 아닙니다.
두 방식은 그대로 대체 관계가 아닙니다. 전송 거리, 밀도와 수신기 단순성이 중요하면 IMDD가 유리할 수 있습니다. 스펙트럼 효율, 광 손실 허용 범위나 사용 가능한 파장 수가 제한되면 코히어런트 방식이 유리할 수 있습니다. CPO 설계자는 같은 오류율, 오류 정정 오버헤드, 레이저 배분과 거리에서 송수신 양쪽을 비교해야 합니다. 송신기 에너지만 인용하면 코히어런트 수신부의 비용을 빼게 되어 판단이 달라질 수 있습니다.
O-band 사용도 조건으로 봐야 합니다. 1.3 µm 부근은 실리콘 도파로와 단거리 단일모드 광섬유에 유리하며 표준 광섬유의 색 분산도 비교적 낮습니다. 반면 레이저 효율, 결합 손실과 부품 생태계는 C-band 코히어런트 통신과 다를 수 있습니다. 논문은 O-band 송신기 동작점을 입증했으며, 모든 CPO 링크의 최적 파장을 정한 것은 아닙니다.
같은 경계에 포함할 레이저 전력
광 링크 에너지는 전기 구동기만으로 평가할 수 없습니다. 전압 스윙이 낮은 변조기가 광 손실을 더 만들면 레이저 출력을 높여야 합니다. Berkeley 공개 요약은 레이저 전력을 포함한 값으로 1.63 pJ/b를 제시하고, 별도 집중소자형 MZM보다 1.5배, 같은 다이의 일반적인 진행파 MZM보다 1.45배 개선됐다고 설명합니다[2]. 전압과 광자 사이의 교환 관계를 드러내므로 0.91 pJ/b 하나보다 유용한 비교입니다.
그러나 레이저 포함이라는 표현에도 측정 경계가 필요합니다. 전광 변환 효율은 전기 입력이 광 출력으로 바뀌는 비율이며, 분배 손실은 변조기에 실제로 도달하는 광을 줄입니다. 외부 공유 레이저는 열을 분리하고 교체하기 쉽지만 분배기, 커넥터와 배선 손실을 냅니다. 집적 레이저는 광 경로를 줄이는 대신 열과 수율을 함께 묶습니다. 효율과 광 출력 측정 위치를 같게 정의해야 총에너지 비교가 성립합니다.
따라서 1.63 pJ/b는 랙 예산이 아니라 송신기 비교점으로 사용해야 합니다. 실제 CPO 포트에는 포토다이오드, 증폭기, 클록 복구 또는 코히어런트 DSP, 오류 정정, 제어 프로세서와 여분 레인이 들어갑니다. 다이 단계에서 측정한 광 손실은 패키지 조립과 광섬유 부착 이후 달라질 수 있습니다. 이 논문은 중요한 경계 하나를 옮겼지만 주변 시스템을 없애지는 않았습니다.
기생 부하와 수율 결합의 교환 관계
전자회로와 포토닉스를 같은 CMOS-SOI 다이에 놓으면 구동기와 변조기 사이의 범프를 제거할 수 있습니다. 커패시턴스, 배선 불확실성과 패키지 조립 횟수가 줄고, 회로 설계자가 광 부하를 직접 파악할 수 있습니다. 중간 인터페이스를 둘 여유가 없는 직접 구동 구조에서 이 이점이 가장 큽니다.
대신 전자회로와 광 회로가 수율을 공유합니다. 포토닉 영역의 결함이 정상 전자회로를 버리게 만들 수 있고, 트랜지스터 결함이 정상 광 레인을 무효화할 수 있습니다. 공정은 낮은 손실의 도파로, 접합 프로파일과 빠른 로직을 동시에 만족해야 합니다. CPO 제품은 많은 레인을 반복하므로, 평가해야 할 수율은 송신기 하나가 동작할 확률이 아니라 큰 다이나 칩렛에서 필요한 수의 레인이 전기 및 광 검사를 모두 통과할 확률입니다.
여분 구조로 이 곱셈을 완화할 수 있습니다. 타일에 예비 파장이나 레인을 두고 불량 경로를 우회할 수 있지만 면적과 레이저 예산이 늘며, 비싼 패키지 조립 전에 검사할 수 있어야 합니다. 400 µm의 짧은 활성 영역은 반복 셀의 결함 기회와 가장자리 압박을 줄이는 데 유리합니다. 다만 논문은 다중 레인의 양산 수율 분포까지 제시하지 않습니다.
열 변화도 같은 다이에 결합됩니다. 순방향 바이어스 접합의 특성은 온도에 따라 변하고 MZM의 광 위상도 이동합니다. 스위치 ASIC 옆에 배치된 송신기는 실험실 다이 측정과 다른 온도 구배와 부하 변화를 겪습니다. 바이어스 제어로 이를 추적할 수 있지만 센서, 히터와 보정 루프의 에너지가 추가됩니다. 패키지 수준 주장을 하려면 주변 컴퓨트 부하가 동작하는 상태에서 온도 전 구간 측정이 필요합니다.
대역폭과 함께 볼 코히어런트 선형성
PAM4는 네 진폭 레벨을 구분하면 되지만 16-QAM은 2차원 평면의 점을 정확히 만들어야 합니다. 구동기 왜곡, 변조기 비선형성, 위상 불균형과 잡음은 성상점을 회전시키거나 퍼뜨립니다. 캐리어 주입은 캐리어 밀도를 크게 바꾸기 때문에 효율적이지만, 같은 이유로 임의 전압 범위에서 자연스럽게 선형이지 않습니다.
전자 및 광 공동 설계는 이 비선형성을 숨기지 않고 분담합니다. 구동기 분할, 바이어스 선택, 디지털 전왜곡과 수신기 등화가 보정량을 나눌 수 있습니다. 최적화 목표는 변조기 단독 대역폭의 최대화가 아니라, 목표 오류 벡터 크기와 오류 정정 이후 비트 오류율에서 링크 에너지를 최소화하는 것입니다. 제한적인 대역폭을 가진 소자에 작은 등화기를 붙이는 편이 더 넓은 대역폭을 위해 구동기와 레이저 전력을 크게 쓰는 것보다 나을 수 있습니다.
따라서 212 Gb/s는 광 소자 하나의 기록이 아니라 회로와 포토닉스의 공동 결과입니다. 변조기만으로 유효한 16-QAM을 만들 수 없고, 구동기만으로 부적절한 광 전달 특성을 해결할 수도 없습니다. 회로, 소자와 에너지를 실측으로 묶었다는 점에서 ISSCC에 맞는 기여입니다.
CPO 구성 요소에 필요한 추가 검증
다음 단계는 유용한 레인 수만큼 송신기를 반복하는 것입니다. 제품에 가까운 실험은 대표 레인 하나가 아니라 레인별 광 손실, 위상 균형, 바이어스 범위와 에너지 분포를 제시해야 합니다. 공유 레이저와 클록 구조에서 집계 대역폭도 확인해야 합니다. 단일 파장 212 Gb/s와 패키지당 수십 Tb/s 사이에는 제조 통계가 있습니다.
패키지 검증도 필요합니다. 광섬유 결합은 리플로 또는 다른 조립 공정을 거친 뒤 손실을 유지해야 하며, 송신기는 실제 수준의 열원 옆에서 동작해야 합니다. 전력 수치에는 공정, 전압과 온도 변화에 필요한 제어, 클록과 등화를 포함해야 합니다. 수신기 전력도 같은 전송 거리와 오류 정정 조건으로 제시해야 공정한 비교가 됩니다.
캐리어 주입 소자의 신뢰성도 별도로 봐야 합니다. 반복적인 바이어스와 온도 변화가 접합 누설, 위상 응답과 보정 범위를 바꿀 수 있습니다. 노화를 감안한 레이저 여유가 초기 에너지 수치를 무의미하게 만들지 않아야 합니다. 이런 항목이 빠졌다고 ISSCC 결과가 약해지는 것은 아닙니다. 회로 기록에서 광 I/O 제품으로 이동할 때 남은 작업을 정의합니다.
시스템 판단: 경계 제거에 집중할 복잡성
가장 중요한 결론은 모든 IMDD 레인을 코히어런트 방식으로 바꾸자는 것이 아닙니다. CPO의 이점은 어느 경계를 제거했는지에 따라 달라집니다. 광 엔진을 스위치 가까이 옮기면서 큰 구동기-변조기 인터페이스를 그대로 두면 패키지 안의 전력과 면적 부담이 상당 부분 남습니다. 단일 다이 직접 구동은 그 인터페이스를 제거하고 회로에 맞춰 변조기를 설계할 수 있게 합니다.
이 선택은 전자 칩렛과 포토닉 칩렛을 촘촘히 접합하는 대안과 비교해야 합니다. 칩렛은 공정 수율을 분리하고 광 손실에 최적화된 포토닉 공정을 사용할 수 있습니다. 단일 다이는 기생 부하와 반복 패키지 배선을 최소화할 수 있습니다. 400 µm 송신기는 특히 패키지 가장자리 밀도가 제한 요인인 경우 단일 다이 방식의 근거를 강화합니다.
측정된 212 Gb/s 16-QAM 레인은 결국 경계에 대한 실험입니다. 순방향 바이어스의 짧은 실리콘 변조기도 전자회로와 함께 설계하면 작고 빠르며 에너지 경쟁력이 있음을 보여 줍니다. 완성된 CPO 패브릭을 입증한 것은 아닙니다. 시스템 설계자가 다음에 물어야 할 질문은 명확합니다. 레이저 분배, 수신기, 제어, 여분 구조, 광섬유 부착과 열 여유를 모두 넣은 뒤에도 전기 인터페이스를 없앤 효과가 패키지 가장자리당 대역폭과 에너지에서 가장 좋은 결과를 만드는가입니다. 이 답이 ISSCC 기록이 실제 AI 클러스터의 레인이 될지를 결정합니다.
출처와 저작권 안내
이 글은 ISSCC 논문의 서지 정보, ISSCC 2026 공식 프로그램과 UC Berkeley가 공개한 기술 요약을 바탕으로 Silicon & Systems가 독립적으로 작성한 편집 분석입니다. 측정된 송신기 결과와 시스템 수준의 편집 해석을 구분했으며, 원문의 문장, 다이 사진, 차트와 표를 옮기지 않았습니다. 하드웨어 도판은 이 글을 위해 새로 제작한 개념도이며 실제 제품 형상이 아닙니다. 원 논문의 저작권은 (c) IEEE 2026에 있습니다. 원문은 doi:10.1109/ISSCC49663.2026.11409273에서 확인할 수 있습니다.