광 I/O는 보통 칩 가장자리로 접근합니다. 플러거블 모듈은 보드 경계에 있고, 공동 패키징 광학(CPO)은 광 엔진을 칩 가까이 옮기지만 여전히 패키지 둘레를 사용합니다. 같은 둘레에 HBM, DDR과 전기식 다이 간 연결도 배치해야 합니다. Celestial AI는 Hot Chips 2025에서 광 도파로와 변환 회로를 컴퓨트 또는 스위치 다이 아래까지 연장한 브리지와 인터포저에 넣는 구조를 발표했습니다[1]. 광 연결이 패키지 가장자리가 아니라 내부에서 시작합니다.
Celestial은 링크를 PFLink, 내장 브리지를 OMIB라고 부릅니다. 4/5 nm 전자 IC에는 드라이버, 수신기, SerDes와 링크 관리가 들어갑니다. 광 계층에는 전기흡수 변조기(EAM), 포토다이오드, 도파로와 격자 결합기가 있습니다. 레이저는 외부에 두어 열에 민감한 광원을 고전력 패키지에서 분리합니다.
회수하려는 자원은 패키지 둘레
전기식 연결은 거리가 길어질수록 등화와 SerDes 전력이 늘어납니다. CPO는 전송 거리를 늘리지만 다이 가장자리에 광 엔진을 나열하면 칩으로 들어가는 총 대역폭이 둘레 길이에 제한됩니다. Celestial의 내장 방식은 광 신호 주입 지점을 안쪽으로 옮기고 메모리 인터페이스와 다른 PHY에 가장자리를 남깁니다.
회사는 시험한 아날로그 매크로에서 약 1.9 mm²에 1.8 Tb/s를 구현했다고 보고합니다. 비트당 에너지는 레이저 0.7 pJ와 전자 회로 2.4 pJ로 제시해 시스템의 다른 비용을 제외하면 3.1 pJ/bit입니다. WDM 링크의 FEC 적용 전 비트 오류율은 10^-8 미만입니다[1]. 패키지 그림만 제시한 것이 아니라 실리콘과 링크 측정이 포함됐습니다.
열 조건과 연결된 변조기 선택
수 kW 패키지 가까이에 광 회로를 넣으면 넓은 온도 범위를 견뎌야 합니다. Celestial은 전기흡수 변조기가 바이어스 제어를 통해 85°C가 넘는 범위에서 안정적이라고 설명합니다. 링 변조기는 작고 효율적이지만 공진을 추적해야 하며, 마하젠더 변조기는 광대역이지만 면적이 큽니다. 회사는 EAM이 컴퓨트 다이 아래에 필요한 밀도와 열 특성을 제공한다고 판단합니다.
이 주장은 패키지 단위에서 검증해야 합니다. 매크로가 온도 변화를 견뎌도 광섬유 부착, 격자 결합 손실, 공정 편차와 다채널 보정이 시스템 수율을 결정합니다. 발표 자료는 전자 IC 테이프아웃 4회와 전체 WDM 링크 측정을 제시하지만 대량 조립 수율은 공개하지 않았습니다.
메모리 모듈이 패브릭 종단점이 되는 과정
1세대 모듈은 포토닉 패브릭 ASIC, HBM3와 DDR5를 결합합니다. 회사 구조에서는 HBM이 최대 2.07 TB 메모리의 쓰기 즉시 반영(write-through) 캐시로 동작하고, 모듈은 약 200 ns 지연에서 7.2 Tb/s 전이중 대역폭을 제공합니다. 모듈 16개를 2U 장비에 넣으면 33 TB와 115 Tb/s 스위치가 된다고 제시합니다[1].
이 수치는 독립 시험을 거친 출하 제품이 아니라 회사의 제품 아키텍처입니다. DDR 용량이 가속기에 HBM처럼 보이려면 캐시 정책, 워크로드 지역성과 접근 분포가 맞아야 합니다. 200 ns도 측정 경계를 명확히 해야 CXL 메모리 또는 로컬 HBM과 비교할 수 있습니다.
이 한계를 고려해도 구조적 의미는 남습니다. 광 I/O가 다이 아래에서 시작하면 메모리, 가속기와 스위치가 mm부터 m까지 같은 패키지 간 링크 기술을 사용할 수 있습니다. 전기-광 변환 경계는 줄지만 고급 패키징과 광섬유 부착에 대한 의존도는 높아집니다.
Celestial은 측정된 매크로, WDM 동작과 여러 차례의 테이프아웃을 공개했습니다. 다음 단계에서는 다채널 패키지 수율, 실제 열 사이클에서의 수명, 레이저를 포함한 벽면 전력과 메모리 계층을 통과한 응용 성능이 필요합니다. 장비의 공급 시점, 비용과 정비성도 광 조립의 복잡성을 상쇄할 수 있는지를 결정합니다.
결국 광학은 네트워크 부품에서 패키징 요소로 이동하고 있습니다. Celestial은 광 계층을 인터포저 자원으로 다룬다는 점에서 이 방향을 분명하게 보여 줍니다. 제조가 전기적 측정을 따라온다면 패키지 가장자리는 컴퓨트와 패브릭을 가르는 고정 경계가 아니게 됩니다.
전계흡수 방식은 광소자의 선택 기준을 바꾸는 방식
Celestial AI는 마이크로링이나 마하젠더 변조기만 사용하지 않고 전계흡수 변조기(EAM)를 강조합니다. EAM은 전기장을 가해 재료의 빛 흡수 정도를 바꿉니다. 소자를 작게 만들고 비교적 낮은 전압으로 구동할 수 있어 대형 디지털 다이 옆에 많은 레인을 배치할 때 유리합니다[1]. 다만 동작 파장 범위, 삽입 손실과 온도 특성이 필요한 레이저 전력과 제어 회로를 결정합니다.
마이크로링은 작지만 공정과 온도 변화에 따라 파장을 맞추는 제어가 필요할 수 있습니다. 마하젠더 구조는 일부 조건에 강하지만 광 경로가 길고 구동 에너지가 커질 수 있습니다. EAM은 작은 면적 대신 재료와 바이어스 조건을 선택한 구조입니다. 정확한 비교는 변조기 면적만 보지 않고 드라이버 전력, 광 손실, 온도 안정화, 수신 감도와 레인 수율을 포함해야 합니다.
수신부도 같은 비중으로 봐야 합니다. 광검출기와 전기 전단 회로는 섬유, 결합부와 변조 손실을 지난 광전력에서 목표 속도의 데이터를 복구해야 합니다. 레이저 전력을 키우면 링크 예산을 맞출 수 있지만 시설 전력과 냉각 부담이 늘어납니다. 송신 효율, 수신 감도와 온도 및 노화 조건의 오류율을 함께 맞춰야 합니다.
광 멀티칩 연결부는 패키징 인터페이스
Celestial의 광 멀티칩 연결 브리지는 컴퓨트 또는 메모리 다이 가까이에 광 I/O를 두고 패키지 내부에는 짧은 전기 연결을 유지합니다. 긴 고속 전기 경로에 필요한 등화 전력과 패키지 배선을 줄이려는 배치입니다. 이 브리지는 전기 접점, 광 결합과 기계 조립을 모두 충분한 수율로 만들 때만 의미가 있습니다.
기존 첨단 패키징과의 호환성도 중요합니다. 광 패브릭 하나를 위해 컴퓨트 패키지 공급망 전체를 한 번에 바꾸기 어렵기 때문입니다. 회사는 CoWoS 같은 고밀도 패키징과 결합할 수 있는 경로를 제시합니다[1]. 이를 모든 패키지 적층, 방열 덮개와 조립 라인이 인증됐다는 의미로 확대해서는 안 됩니다.
광섬유 접속은 수율과 정비의 경계가 될 수 있습니다. 수백 개 채널은 정밀한 정렬, 일정한 결합 손실과 조립 및 현장 취급을 견디는 커넥터가 필요합니다. 수동 정렬은 기계 공차가 충분할 때 비용을 줄이고, 능동 정렬은 결합을 개선하지만 시간과 장비가 늘어납니다. 광 레인 하나의 불량 때문에 비싼 컴퓨트 패키지를 폐기하지 않으려면 최종 조립 전 모듈 수준 광 검사가 필요합니다.
메모리 트래픽이 패브릭의 구체적인 용도를 만드는 방식
공개된 Photonic Fabric 모듈은 광 인터페이스와 HBM 및 외부 DDR 메모리 자원을 결합합니다[1]. 단순한 광 케이블 종단이 아니라 광 링크 뒤에 메모리 또는 데이터 이동 기능을 둔 장치입니다. 컴퓨트 다이는 기존 전기 스위치 계층과 다른 경로로 추가 용량에 접근할 수 있습니다.
그래도 소프트웨어 의미는 필요합니다. HBM은 높은 로컬 대역폭과 제한된 용량을 제공하고, DDR은 다른 지연과 에너지로 용량을 늘립니다. 제어기는 어떤 데이터를 캐시하거나 미리 옮길지 정하고 일관성과 장애를 관리해야 합니다. 광 대역폭이 높아도 원격 메모리가 로컬 HBM과 같아지는 것은 아닙니다. 직렬화, 전파, 프로토콜과 큐잉 지연이 남습니다.
효과는 재사용률과 전송 크기에 달려 있습니다. 큰 연속 모델 텐서는 준비 비용을 나누고 넓은 링크를 활용할 수 있습니다. 의존성이 있는 작은 접근은 지연의 지배를 받을 수 있습니다. 따라서 스트리밍 링크 시험만이 아니라 응용 단계와 캐시 미스 조건을 측정해야 합니다. 소프트웨어가 광 경계를 지나는 이동을 묶거나 예측할 수 있는 워크로드에서 구조적 이점이 큽니다.
측정값, 통합 결과와 전망치는 구분해야 할 이유
Hot Chips 발표에는 실리콘 측정, 모듈 시연과 향후 제품 전망이 함께 들어갈 수 있습니다. 한 레인의 측정은 변조와 수신 동작을, 조립된 모듈은 다수 레인의 통합을 보여 줍니다. 시스템 대역폭 전망은 계획한 레인 수와 속도를 곱하고 수율, 레이저 및 열 예산이 동시에 성립한다고 가정합니다. 세 종류의 근거를 같은 수준으로 취급하면 안 됩니다.
비트당 에너지도 마찬가지입니다. 소자 수치는 외부 레이저, 제어 루프, 클록, 리타이밍과 냉각을 제외할 수 있습니다. 패키지 전력은 레이저의 벽면 전력 효율을 포함하지 않을 수 있습니다. 시설 비교에서는 모든 항목을 넣고 일반 트래픽, 최대 사용률 또는 유휴 상태 중 어느 조건인지 밝혀야 합니다. 광 링크는 거리에 따라 늘어나는 전기 등화 전력을 줄이지만 트래픽과 무관한 레이저 전력이 추가될 수 있습니다.
따라서 구성 요소의 좋은 수치를 데이터센터 전체 주장으로 바꾸지 않아야 합니다. Hot Chips 자료는 산업용 통합 방향과 부품 및 모듈 수준의 근거를 제시합니다. 제품 인증에는 목표 채널 수에서의 레인 분포, 온도별 오류율, 전체 벽면 전력과 제조 수율이 필요합니다.
광 패브릭은 계속 개선되는 전기 기준과 경쟁하는 구도
구리 SerDes, 패키지 기판, 리타이머와 전기 스위치도 발전합니다. 짧은 거리에서는 성숙한 조립, 낮은 유휴 전력과 쉬운 시험이 전기 링크의 장점입니다. 거리, 다이 가장자리의 채널 밀도 또는 등화 에너지가 광 변환 비용보다 빠르게 커질 때 광 I/O가 유리해집니다.
전환 지점은 거리와 토폴로지를 정해 측정해야 합니다. 다이 사이, 패키지 사이, 보드, 랙과 열 연결은 조건이 다릅니다. 줄어드는 리타이머와 스위치 단계뿐 아니라 광섬유 관리, 레이저 중복과 수리 비용도 넣어야 합니다. 링크 예산이 좋아도 커넥터 정비와 예비 부품 전략이 비싸면 시스템 이점을 잃습니다.
Celestial AI의 기여는 포토닉스를 랙 가장자리의 독립 트랜시버가 아니라 컴퓨트와 메모리 옆의 패키지 규모 패브릭 인터페이스로 다룬다는 점입니다. 이 위치는 메모리와 가속기 풀을 구성하는 방법을 바꿀 수 있습니다. 반복 가능한 광섬유 접속, 다중 레인 수율, 열 공동 설계, 메모리 관리 소프트웨어와 실제 트래픽의 전체 에너지가 남은 산업 과제입니다.
출처와 저작권 안내
이 글은 Celestial AI의 Hot Chips 2025 공식 발표 자료를 바탕으로 Silicon & Systems가 독립적으로 작성한 편집 요약입니다. 측정값과 전망은 회사 수치임을 구분하고 우리 표현으로 다시 설명했습니다. 원문의 슬라이드, 제품 렌더링, 표와 도판을 옮기지 않았습니다. 본문 도판은 이 글을 위해 새로 제작했습니다. 발표 자료의 저작권은 (c) Celestial AI 2025이며 모든 권리가 보유됩니다.